Составители:
Например, при емкости N = 2
10
= 1024 число разрядов адреса n = 10; при
этом выбирается
n
1
= n
2
= n/2 = 5. В этом случае число строк и число столбцов
накопителя 2
n
1
= 2
n
2
= 32.
Разряды регистра адреса
делятся на две группы: одна
группа из
n
1
разрядов
определяет двоичный номер
строки, в которой в накопителе
расположен ЭП, другая группа
из
n
2
разрядов – двоичный
номер столбца, в котором
расположен выбираемый ЭП.
Каждая группа разрядов адреса
подается на соответствующий
дешифратор
: дешифратор
строк
и дешифратор столбцов.
Каждый из дешифраторов
создает на одной из своих
выходных цепей уровень
лог.1(на остальных выходах дешифратора устанавливается уровень лог.0), вы-
бранный ЭП оказывается под воздействием уровня
лог.1 одновременно по це-
пям строки и столбца.
При чтении содержимое ЭП выдается на
усилитель чтения и с него – на
выходной триггер (Т) и выход микросхемы.
Режим записи устанавливается подачей сигнала на вход разрешения за-
писи
()
.РЗ
При уровне лог.0 на входе
РЗ
открывается усилитель записи, и бит
информации со входа данных поступает в выбранный ЭП и запоминается в нем.
Эти процессы происходят в том случае, если на входе выбора кристалла
(
)
ВК
действует активный уровень
лог.0. При уровне лог.1 на этом входе на всех вы-
ходах дешифратора устанавливается уровень
лог.0 и ЗУ оказывается в режиме
хранения. Условное графическое обозначение микросхемы ОЗУ показано на
рис. 6. 2.
Микросхемы ОЗУ допускают наращивание емкости памяти
наращивани-
ем разрядности
(разрядности хранимых слов), а также наращиванием числа
ячеек
(числа слов в памяти). То есть имеется возможность строить память с
требуемой организацией.
Схема наращивания разрядности ячеек представлена на рис. 6. 3. На все
микросхемы подается один и тот же адрес. При чтении каждой микросхемой
выдается определенный разряд считываемого слова. При записи входное слово
поразрядно заносится в ЭП отдельных микросхем.
70
Страницы
- « первая
- ‹ предыдущая
- …
- 68
- 69
- 70
- 71
- 72
- …
- следующая ›
- последняя »
