Параллельные вычисления. Баканов В.М. - 20 стр.

                                            - 20 -


этом проявляется свойственная конвейерным устройствам сильная зависи-
мость производительности от длины входного набора данных).
  Производительность E конвейерного устройства определяется как

       n              1
  E=     =                           ,                                        (1)
       t ⎡                      τ⎤
           ⎢⎣ τ + (σ + l − 1) × n ⎥⎦


  где n – число выполненных операций,
      t – время их выполнения,
       τ - время такта работы компьютера,
      σ - время инициализации команды.

  Из рис.2 видно, что производительность конвейера асимптотически растет
с увеличением длины n набора данных на его входе, стремясь к теоретиче-
                                                                               1
                                         скому максимуму производительности.
                                                                         τ
                                     На основе реализации конвейера команд
                                  были созданы известные конструкции - со-
                                  ветская ЭВМ БЭСМ-6 (1957 ÷ 1966, разра-
                                  ботка Института Точной Механики и Вы-
                                  числительной Техники АН СССР -
                                  ИТМВТ) и английская машина ATLAS
                                  (1957 ÷ 1963); арифметический конвейер
                                  наиболее полно воплощен в cуперкомпью-
Рисунок 2   — Производительность тере CRAY-1 (1972 ÷ 1976), [7].
    конвейерного   устройства   в    Существует ILP (Instruction Level Paral-
    функции длины входного набора lelism)-класс  архитектур, характерным
    данных
                                  признаком которых является параллель-
                                  ность на уровне команды [4], к этому клас-
су относятся суперскалярные и VLIW-процессоры. IPL-системы реализуют
скрытый от пользователя параллелизм.
  Система команд суперскалярных процессоров не содержит указаний на
(возможную) параллельность в обработке, обеспечить динамическую загруз-
ку параллельных программ призваны компилятор и аппаратура микропро-
цессора без вмешательства программиста. Архитектура современных микро-
процессоров (типичный пример – процессоры серии DEC Alpha) изначально
спроектирована в расчете на выполнение как можно большего числа инст-
рукций одновременно (в некоторых случаях в порядке, отличном от исход-
ной последовательности в программе; причем переупорядочение может быть
выполнено и транслятором). Дальнейшим развитием суперскалярной архи-
тектуры является мультитредовая, в соответствие с которой программа раз-