Параллельные вычисления. Баканов В.М. - 21 стр.

                                    - 21 -


бивается (аппаратными и программными средствами) на совокупность тре-
дов (единиц обработки информации – частей программы, исполнению кото-
рых соответствует непрерывная область динамической последовательности
инструкций); тред выполняется определенным процессорным элементом (со-
ставной частью мультитредового процессора) параллельно с другими треда-
ми [4]. Мультитредовые процессоры уже выпускаются – напр., сетевой мик-
ропроцессор IPX1200 (фирма Level One, http://www.level1.com), MTA (компа-
ния Tera, http://www.tera.com), кристалл для проекта Blue Gene петафлопного
суперкомпьютера (фирма IBM).
   Архитектура сверхдлинного командного слова (VLIW - Very Long Instruc-
tion Word) берет свое начало от параллельного микрокода, применявшегося
еще на заре вычислительной техники, а также от суперкомпьютеров Control
Data CDC6600 и IBM 360/91. VLIW-команды включают несколько полей (не-
которые могут быть пустыми), отвечающих каждое за свою операцию, при-
чем все они выполняются в едином цикле. В начале 70-х г.г. многие вычис-
лительные системы оснащались дополнительными векторными сигнальными
процессорами, использующими VLIW-подобные длинные инструкции, про-
шитые в ПЗУ (обычно для выполнения быстрого преобразования Фурье и
подобных вычислительных алгоритмов).
   Первыми        настоящими        VLIW-компьютерами       стали     мини-
суперкомпьютеры, выпущенные в начале 80-х г.г. компаниями MultiFlow,
Culler и Cydrome (опередившие свое время модели не имели коммерческого
успеха). VLIW-компьютер компании MultiFlow 7/300 использовал два ариф-
метико-логических устройства для целых чисел, два АЛУ для чисел с пла-
вающей точкой и блок логического ветвления. Его 256-битное командное
слово содержало восемь 32-битовых кодов операций. Модули для обработки
целых чисел могли выполнять две операции за один такт 130 нсек, что при
обработке целых чисел обеспечивало быстродействие около 30 MIPS. Можно
было также комбинировать аппаратные решения таким образом, чтобы полу-
чать или 256-битные или 1024-битные вычислительные машины. VLIW-
компьютер Cydrome Cydra-5 использовал 256-битную инструкцию и специ-
альный режим, обеспечивающий выполнение команд в виде последователь-
ности из шести 40-битных операций, посему его компиляторы могли генери-
ровать смесь параллельного кода и обычного последовательного.
   Еще один пример машин с VLIW-архитектурой – компьютер AP-120B
фирмы Floating Point System (к 1980 г. было поставлено более 1’600 экземп-
ляров, [1]). Команда AP-120B имела длину 64 разряда (6 групп, соответст-
вующих 16-битной целочисленной арифметике, ‘плавающим’ вычислениям,
управлением вводом/выводом, командам перехода и работы с оперативной
памятью) и выполнялась за 167 нсек. Естественно, последовательность столь
сложных команд генерируется специальным ‘высокоинтеллектуальным’
компилятором, выявляющим параллелизм в исходной программе и генери-