Вычислительная техника и сети в задачах управления качеством. Балабанов П.В - 31 стр.

UptoLike

ВУЗ: 

ТГТУ | Тамбов

Составители: 

Рубрика: 

31
Информационная ёмкость (или просто ёмкость) ЗУ выражается
в количестве битов (б), байтов (Б) или слов, состоящих из определён-
ного числа битов. Так как эта ёмкость может быть очень велика (до
10
12
бит), то обычно используют более крупные единицы, образован-
ные присоединением приставок к вышеперечисленным единицам: ки-
ло- (к), мега- (М) или гига- (Г). При этом надо учитывать, что в систе-
мах передачи и обработки информации приставки к, М и Г соответст-
венно равны 2
10
= 1024, 2
20
= 1 048 676 и 2
30
= 1 073 741 824.
Ячейки памяти обычно содержат 1, 4 или 8 ЭП. Поэтому ЗУ,
содержащее, например, 2048 элементов памяти и имеющее ёмкость
2048 бит, 2 кбит или 256 байт, можно изготовить для хранения 2048
1-битовых слов, 512 4-битовых слов или 256 8-битовых слов (2к×1,
512×4 или 256×8).
На рисунке 9.2 представлена классификация полупроводниковых
ЗУ, применяемых в ЭВМ.
Постоянные запоминающие устройства
Благодаря энергонезависимости ПЗУ (ROM, Read Only Memory –
память только для чтения) применяются для хранения инициализи-
рующих и управляющих программ, различных таблиц констант и т.д.
Процесс занесения информации в ПЗУ называется программиро-
ванием. Для этого служат программаторы, выполняемые в виде авто-
номных или периферийных устройств ЭВМ, в которых производится
подготовка и хранение на внешних носителях записываемой в ПЗУ
информации.
Исключением являются репрограммируемые ПЗУ (РПЗУ) с элек-
трическим стиранием и записью информации (EEPROM), частным
случаем которых являются ЗУ, выполненные по Flash-технологии. Эти
типы ЗУ допускают общее стирание и запись информации непосредст-
венно микропроцессором. Это свойство приближает их к ОЗУ, но в
отличие от последних EEPROM и Flash ПЗУ имеют ограниченное чис-
ло циклов стирание/запись и обладают энергонезависимостью.
На рисунке 9.3 приведён пример внутренней структуры ПЗУ с ор-
ганизацией 256 ячеек по 8 бит (256×8). Блоки и сигналы, предназна-
ченные для программирования ПЗУ, на схеме условно не показаны.
Для адресации ячеек памяти служат 8 входных линий А0-А7. По ним
можно задавать до 2
n
= 2
8
= 256 различных адресов в двоичном коде.
Младший разряд обозначен цифрой 0, старший – 7. Дешифратор адре-
са преобразует двоичный адрес в позиционный код для выбора одной
из 256 строк матрицы элементов памяти. С выхода выбранного ЭП на
линиях считывания вырабатываются двоичные сигналы 0 или 1.
На выходы данных D0-D7, соединённые с вертикальными линиями
считывания через усилители BA0-BA7, поступит код, соответствую-
щий хранящейся в адресуемой ячейке памяти информации.

Страницы