Выполнение арифметических операций в АЛУ для чисел с фиксированной запятой. Часть I. Базарова С. Б-М - 25 стр.

UptoLike

49
Правила обработки для всех возможных вариантов
пар разрядов множителя и триггера коррекции при
умножении двумя разрядами приведены в табл. 2.2.
Таблица 2.2 - Правила обработки пар разрядов
множителя
Текущее
значение
триггера
коррекции
1+ii
yy
Значение,
прибавляемое к сумме
частичных
произведений
Новое
значение
триггера
коррекции
0 00 0 0
0 01 X
0
0 10 2X
0
0 11 -X 1
1 00 X 0
1 01 2X 0
1 10 -X 1
1 11 0 1
При логическом методе ускоренного умножения
количество циклов сокращено вдвое и минимизировано
количество выполняемых действий в каждом цикле.
На рис.2.13 представлена структурная схема АЛУ
для ускоренного умножения чисел без знака с
фиксированной запятой. АЛУ включает: входной регистр
множимого Рг1; регистры множителя Рг2 и Рг2’, на
которых с помощью косой передачи вправо выполняется
сдвиг множителя вправо на два разряда; сумматор См для
образования суммы частичных произведений; регистр РгА
для формирования частичного произведения; регистр РгВ
для накопления суммы частичных произведений; регистр
50
сумматора, где образуется новое значение суммы; счетчик
циклов СчЦ; триггер коррекции Т.
Алгоритм ускоренного умножения целых чисел без
знака приведён на рис. 2.14. В блоках микрооперации,
выполняемые в разных тактах, разделяются
горизонтальной чертой.
Рисунок 2. 13 - Структурная схема АЛУ для ускоренного
умножения чисел в формате с фиксированной запятой
ШИВх
ШИВых
Рг1
0 n-1
РгА
0 n-1
РгВ
0 n-1
Рг2
0 n-1
РгCм
0 n-1
Флаги
П
р
изнаки
0 n-1
0
См
0 n-1
Рг2’
0 n-1
-1
СчЦ
0/1
Т
         Правила обработки для всех возможных вариантов
пар разрядов множителя и триггера коррекции при                                 сумматора, где образуется новое значение суммы; счетчик
умножении двумя разрядами приведены в табл. 2.2.                                циклов СчЦ; триггер коррекции Т.
         Таблица 2.2      -        Правила    обработки    пар       разрядов
         множителя                                                                                                                                 ШИВх

      Текущее         y i y i +1   Значение,              Новое
      значение                     прибавляемое к сумме   значение                       0        Рг1       n-1                                0   Рг2    n-1
      триггера                     частичных              триггера
      коррекции                    произведений           коррекции
            0          00                 0                      0                       0        РгА       n-1        0         РгВ     n-1   0   Рг2’   n-1
            0          01                 X                      0
            0          10                2X                      0                            0             n-1        0           n-1
                                                                                                                                                          0/1
            0          11                -X                      1                                                См                                Т
                                                                                                                   0
            1          00                 X                      0
            1          01                2X                      0
                                                                                      Флаги             0     РгCм         n-1                     СчЦ    -1
            1          10                -X                      1
            1          11                 0                      1
                                                                                     Признаки                                                      ШИВых
         При логическом методе ускоренного умножения
количество циклов сокращено вдвое и минимизировано                                  Рисунок 2. 13 - Структурная схема АЛУ для ускоренного
                                                                                     умножения чисел в формате с фиксированной запятой
количество выполняемых действий в каждом цикле.
         На рис.2.13 представлена структурная схема АЛУ
                                                                                      Алгоритм ускоренного умножения целых чисел без
для     ускоренного        умножения           чисел      без    знака     с
                                                                                знака приведён на рис. 2.14. В блоках микрооперации,
фиксированной запятой. АЛУ включает: входной регистр
                                                                                выполняемые             в         разных               тактах,     разделяются
множимого Рг1; регистры множителя Рг2 и Рг2’, на
                                                                                горизонтальной чертой.
которых с помощью косой передачи вправо выполняется
сдвиг множителя вправо на два разряда; сумматор См для
образования суммы частичных произведений; регистр РгА
для формирования частичного произведения; регистр РгВ
для накопления суммы частичных произведений; регистр

                                       49                                                                                  50