Язык описания электронной аппаратуры VHDL. Берчун Ю.В. - 11 стр.

допустимых алфавитов представления сигналов на основе их декларации как данных пере-
числимого типа, а также определяют правила их преобразования.
     Среди средств представления поведения системы в реальном времени следует отметить
средства представления параллелизма в реальной системе:
          9 понятие сигнала, как единицы передаваемой информации между параллельно
          работающими компонентами;
          9 так называемые параллельные операторы, отражающие непосредственное
          взаимодействие компонентов;
          9 понятие процесса, как совокупности действий, инициируемой изменениями
          сигналов.
     При моделировании параллельный оператор интерпретируется таким образом, что он
исполняется при любом изменении сигналов, являющихся его аргументами, точнее, при об-
работке реакции на соответствующее событие. Отметим, что моделирование на основе
VHDL-описания должно выполняться на базе дискретной событийной модели. Кроме
средств описания параллельных процессов определены конструкции, явно указывающие по-
ведение объекта проектирования во времени — выражения задержки after, оператор при-
остановки wait и ряд других.
      Средства структурного представления проекта включают оператор вхождения ком-
понента (Component Instance Statement), задающий тип включаемых в устройство структур-
ных компонентов и способы их соединений, декларации конфигурации (Configuration Decla-
ration) с помощью которых можно выбирать вариант реализации включаемого компонента, и
ряд других конструкций языка.
     Из представленного обзора можно видеть, что VHDL (и другие HDL) представляет со-
бой развитую алгоритмическую систему, позволяющую описывать разнообразные структуры
и явления в информационных системах.

4. Основы языка VHDL
4.1. Структура проекта
     Проект в системе проектирования на основе VHDL представляется совокупностью ие-
рархически связанных текстовых фрагментов, называемых проектными модулями. Разли-
чают первичные и вторичные проектные модули, при этом:
<первичный модуль>::=
<декларация сущности>
| <декларация пакета>
| <декларация конфигурации>
<Вторичный модуль>::=
<архитектурное тело>
| <тело пакета>
     Декларация сущности (entity) определяет имя проекта и его интерфейс, т.е. порты и
параметры настройки. Архитектурное тело сущности описывает тем или иным образом
функционирование устройства и (или) его структуру.
                                            11