Язык описания электронной аппаратуры VHDL. Берчун Ю.В. - 28 стр.

architecture and2_inertial of and2 is
begin
      Y <= X1 and X2 after 10 ns;
end;

architecture and2_transport of and2 is
begin
      Y <= transport X1 and X2 after 10 ns;
end;
      Сравним результаты моделирования для данных архитектурных тел при подаче сигна-
лов, длительность которых меньше времени задержки (см. рис. 4.3.):

                       X1

                       X2

                        Z

                       Yi

                       Yt
                             5   10 15 20 25 30 35 40 45 50 ns

    Рис. 4.3. Временная диаграмма для инерционной и транспортной моделей задержки
     Для инерционной модели возможно использование дополнительной опции — можно
игнорировать сигналы, длительность которых меньше определённого порога, отличного от
времени задержки всего элемента. Такой вариант поведения называется резекцией.
     Пример резекции сигнала длительность менее 1 ns (более длительные импульсы прохо-
дят на выход):
Y <= reject 1 ns inertial X1 and X2 after 10 ns;
     Фактически, этот оператор эквивалентен следующим двум:
TMP <= X1 and X2 after 1 ns;
Y <= transport TMP after 9 ns;
4.7.2. Оператор условия и оператор выбора
     Операторы условия if и выбора case позволяют описывать совокупности действий,
некоторые из которых исполняются при возникновении определенных условий в реальном
устройстве и при моделировании, а иные при тех же условиях не исполняются.
     Синтаксис оператора условия имеет вид:
<оператор условия>::=
if <булевское выражение> then
      <оператор> {<оператор>}
{elsif <булевское выражение> then
      <оператор> {<оператор>}}
[else <оператор> {<оператор>}]
end if;
     В качестве операторов в приведенной конструкции могут выступать любые последова-
тельные операторы, в том числе и операторы условия или выбора. В этом случае говорят об
                                             28