Многопроцессорные системы. Архитектура, топология, анализ производительности. Бикташев Р.А - 66 стр.

вычислительного модуля на общую шину и осуществляется приём данных
с ОШ в приемный буфер интерфейса или в процессор.
       Будем считать, что обмен процессор - память может производиться
пословно или группами слов. Если применяется обмен без буферизации (в
шинном интерфейсе и контроллере памяти отсутствуют буферы данных),
то используется обычный машинный цикл (его ещё называют циклом
шины) чтения или записи в память. По окончании цикла шины память
освобождается и может быть передана в распоряжение другому
вычислительному модулю.
      Время обмена составит t B = τ + t MC , где τ - время занятия общей
шины; tмс - машинный цикл процессора, связанный с обращением к
памяти. Время занятия τ зависит от способа управления общей шиной.
Цикл обращения к памяти, в свою очередь, зависит от типа процессора и
не зависит от быстродействия модуля памяти.
      Из этого следует, что при способе обмена без буферизации
сообщений в системе можно иметь только один модуль общей памяти, т.к.
параллельная работа нескольких модулей невозможна. Это обстоятельство
не позволяет достичь высокой степени параллельности выполнения работ
из-за частых конфликтов, которые будут возникать между
вычислительными модулями в борьбе за доступ к общей памяти. В связи с
этим потенциальная производительность таких систем низкая.
      Чтобы обеспечить параллельность работы модулей памяти,
необходимо значительно увеличить пропускную способность общей шины
и общей(разделяемой) памяти.
       Первое достигается за счёт сокращения цикла шины, связанного с
записью (считыванием) данных в память. Для этого передаваемые
сообщения буферизуются в быстрых регистрах шинного интерфейса. В
режиме записи процессор инициирует обмен, передав в буферную память
шинного интерфейса адрес ячейки памяти, управляющую информацию и
данные. Контроллер шинного интерфейса самостоятельно, после
получения доступа к общей шине, быстро передаёт всю информацию в
буфер общей памяти. Для этих целей в контроллер разделяемой памяти
так же как и в устройство шинного интерфейса вычислительного модуля
включают быстродействующий буфер небольшого объёма. В этом случае
цикл шины может быть значительно меньше цикла памяти. Следовательно,
в течение цикла памяти возможна передача нескольких слов по общей
шине. Поэтому число модулей памяти может быть увеличено во столько
раз, во сколько цикл памяти больше цикла шины. Такой способ обмена
называют с буферизацией передаваемых данных.




                                   66