Многопроцессорные системы. Архитектура, топология, анализ производительности. Бикташев Р.А - 67 стр.

         Для повышения пропускной способности разделяемой памяти
применяют её расслоение на ряд независимых модулей МОП1-МОПn (см.
рис.3.9) с использованием чередования адресов.
         Время записи составит tW = τ + t BF , где tBF - время обращения к
буферному регистру.
         При чтении данных процессором из разделяемой памяти в режиме с
буферизацией потребуется уже два, но таких же коротких, как и при
записи, цикла шины. Вычислительный модуль, требующий данные из
общей памяти, выставляет собственный адрес, адрес модуля памяти, адрес
ячейки памяти внутри модуля и необходимые управляющие сигналы. Эта
информация запоминается в быстродействующей буферной памяти
шинного интерфейса. Контроллер шинного интерфейса самостоятельно
организует их отправку адресату, т.е. контроллеру разделяемой памяти.
Контроллер производит выборку операнда из адресуемого модуля памяти
и в свою очередь формирует кадр обмена с вычислительным модулем-
адресантом. В него включают адрес вычислительного модуля-
адресанта(берут его из сообщения, которое было направлено в память) и
прочитанные из памяти данные .
         Время, необходимое для чтения данных из общей памяти, составит
t R = 2(τ + t BF ) . Среднее время обмена вычислительного модуля за время
выполнения программы, ели в ней содержится h команд записи и g команд
чтения, определится выражением
                                      htW + gt R
                            t обм =              .
                                        h+ g
     Подставив в (3.25) выражения для tW и tR, получим:
                                               g (τ + t RF )
                            t B = τ + t BF +                 .
                                                  h+ g
      При таком способе обмена совмещается работа процессора, памяти и
интерфейсного оборудования, улучшаются возможности масштабирования
и, как следствие, может быть увеличена общая производительность
системы.
      Пропускную способность общей шины может варьироваться,
поскольку она зависит от ширины шины, которая определяется величиной,
обратной числу циклов шины, необходимых для передачи одного слова
(байта) данных.
      Если обозначить ширину шины буквой b, то при b=1 число линий
в шине равно числу разрядов в информационной части передаваемого
сообщения. Для небольших многопроцессорных систем, как правило, b<1.
В современных      крупных многопроцессорных системах       b>>1, где




                                         67