Многопроцессорные системы. Архитектура, топология, анализ производительности. Бикташев Р.А - 86 стр.

меченой заявки. Тогда mif = λ i f ω if , где i=f+1, f+2,…,F, а средняя задержка
              P
составит     ∑λ
           i = f +1
                      i   ωf .

      Таким образом, для СМО с относительным приоритетом
                                            F                         F
                             ω f = ω o + ∑ vi λ iω i +               ∑v λ      i   i   ωf .   (3.23)
                                           i= f                     i = f +1

     Так как viλi=ρi, то, преобразовав выражение относительно ωf,
получим
                                             F
                                    ωo +    ∑v λ
                                           i = f +1
                                                       i   i   ωf
                             ωf =                 F
                                                                     ,                        (3.24)
                                       1 − ∑ ρi
                                                i= f

     где f=1,2,…,F
     Система уравнений (3.24) может быть легко решена рекуррентно, т.е.
сначала находится ωf, затем ωf-1 и т.д. Например, имеется три класса
приоритетов, причём наибольший приоритет имеет класс 3. Тогда среднее
время задержки каждого класса определится так:
            ωo
      ω3 =       ;
          1 − ρ3
          ω + ρ 3ω 3
      ω2 = o           ;
          1 − ρ2 − ρ3
          ω + ρ 2ω 2 + ρ 3ω 3
      ω1 = o                  .
           1 − ρ1 − ρ 2 − ρ 3


                             3.2.Макроанализ производительности
                                многопроцессорных систем

      3.2.1.Модель с разделяемой памятью. Многопроцессорная
система с разделяемой (общей) памятью приведена на рис.2.1.
Предварительно для упрощения будем считать, что в системе отсутствуют
как внутрипроцессорные, так и внешние кэш. Виртуальная память системы
содержит два уровня, причём на первом уровне находится основная
память, являющаяся общей для всех процессорных модулей, а на втором
уровне – ВЗУ. Обмен между уровнями производится посредством канала
прямого доступа.




                                                                     86