Многопроцессорные системы. Архитектура, топология, анализ производительности. Бикташев Р.А - 95 стр.

UptoLike

ВУЗ: 

ПГУ | Пенза

Составители: 

Рубрика: 

95
общей памятью поток
γ
i
отсутствует, т.к. отсутствует локальная память; в
структурах с локальной памятью действуют оба потока.
МП
1
МП
2
МП
n
S
0
γ
1
γ
2
γ
n
ϕ
1
ϕ
2
ϕ
n
Рис.3.9. Модель источника заявок.
Процесс выполнения заявок из потока
ϕ
i
проходит две фазы
обслуживания: вначале – общей шиной S
1
, затем одним из модулей памяти
S
j
(j=2,…,m+1). Заявки из потока
γ
i
проходят одну фазу – только модуля
памяти S
i
. Будем считать все потоки простейшими, а времена
обслуживания распределёнными по экспоненциальному закону.
Структурная схема модели системы с общей памятью показана на
рис.3.17. Интенсивность потока заявок на входе сети определяется
суммарным потоком заявок
ϕ
i
роцессоров. Заявка процессора,
поступившая в СМО S
1
и заставшая его занятым, становится в очередь,
которую будем считать неограниченной. При обслуживании с
приоритетами очередь перед СМО S
1
устанавливается в соответствии с
классом приоритета заявки.
Заявка, обслуженная в СМО S
1
, с вероятностью p
ij
поступает на
обслуживание в одну из СМО S
j
(j=2,…,m+1). Процесс обслуживания в
СМО S
j
может быть либо в соответствии с дисциплиной FIFO, либо с
приоритетной дисциплиной. Если очередь перед СМО S
2
,…,S
m+1
ограничена, то в случае её занятости заявка получит отказ в обслуживании
и с вероятностью p
11
возвратится в конец очереди к СМО S
1
(при
бесприоритетной дисциплине обслуживания). В случае приоритетного
обслуживания СМО S
1
заявка, получившая отказ в обслуживании в одной
из СМО S
j
, приобретает тот же приоритет, который имела ранее. Получив
полное обслуживание, заявка покидает сеть. 
общей памятью поток γi отсутствует, т.к. отсутствует локальная память; в
структурах с локальной памятью действуют оба потока.

                            S0               γ1
                                 МП1
                                             ϕ1
                                             γ2
                                 МП2
                                             ϕ2

                                             γn
                                 МПn
                                             ϕn


                      Рис.3.9. Модель источника заявок.

      Процесс выполнения заявок из потока ϕi проходит две фазы
обслуживания: вначале – общей шиной S1, затем одним из модулей памяти
Sj(j=2,…,m+1). Заявки из потока γi проходят одну фазу – только модуля
памяти Si. Будем считать все потоки простейшими, а времена
обслуживания распределёнными по экспоненциальному закону.
      Структурная схема модели системы с общей памятью показана на
рис.3.17. Интенсивность потока заявок на входе сети определяется
суммарным потоком заявок ϕi роцессоров. Заявка процессора,
поступившая в СМО S1 и заставшая его занятым, становится в очередь,
которую будем считать неограниченной. При обслуживании с
приоритетами очередь перед СМО S1 устанавливается в соответствии с
классом приоритета заявки.
      Заявка, обслуженная в СМО S1, с вероятностью pij поступает на
обслуживание в одну из СМО Sj(j=2,…,m+1). Процесс обслуживания в
СМО Sj может быть либо в соответствии с дисциплиной FIFO, либо с
приоритетной дисциплиной. Если очередь перед СМО S2,…,Sm+1
ограничена, то в случае её занятости заявка получит отказ в обслуживании
и с вероятностью p11 возвратится в конец очереди к СМО S1 (при
бесприоритетной дисциплине обслуживания). В случае приоритетного
обслуживания СМО S1 заявка, получившая отказ в обслуживании в одной
из СМО Sj, приобретает тот же приоритет, который имела ранее. Получив
полное обслуживание, заявка покидает сеть.




                                   95

Страницы