ВУЗ:
Составители:
Рубрика:
14
позволяет комбинировать ресурсы функциональных генераторов для
реализации функций от пяти или шести переменных. Таким образом , при
оценке числа эквивалентных системных вентилей для микросхем семейства
Spartan-II каждый КЛБ приравнивается к 4,5 ЛЯ .
Таблица Преобразования
Функциональные генераторы реализованы в виде 4-х входовых таблиц
преобразования (Look-Up Table -LUT). Кроме использования в качестве
функциональных генераторов, каждый LUT-элемент может быть также
использован как синхронная память типа RAM размерностью 16x1 бит. Более
того, из двух LUT-элементов в рамках одной секции можно реализовать
синхронную RAM-память размерностью 16х 2 бита или 32х 1 бит, либо
двухпортовую синхронную RAM-память размерностью 16х 1 бит. На LUT-
элементе микросхемы Spartan-II может быть реализован 16-ти битовый
сдвиговый регистр , который идеально подходит для захвата
высокоскоростных или пакетных потоков данных. Этот режим может также
использоваться для запоминания данных в приложениях цифровой обработки
сигналов.
Запоминающие элементы
Запоминающие элементы в каждой секции КЛБ Spartan-II могут
конфигурироваться как динамические триггеры (чувствительные к фронту
сигнала) D-типа, либо как триггеры -защелки , чувствительные к уровню
сигнала. D-вход триггера может управляться либо от функционального
генератора в рамках той же секции КЛБ , либо непосредственно от входов
данной секции КЛБ , минуя функциональные генераторы . Кроме сигналов
синхронизации (Clock) и разрешения синхронизации (Clock Enable - CE) в
каждой секции КЛБ есть сигналы синхронной установки (Set) и сброса
(Reset). Обозначение этих сигналов –SR и BY соответственно. Сигнал SR
переводит запоминающий элемент в состояние, определённое для него в
конфигурационных данных, а сигнал BY –в противоположное состояние. Эти
же сигналы могут быть использованы также в качестве асинхронной
предустановки (Preset) и очистки (Clear). Все сигналы управления могут быть
независимо проинвертированы . Они заведены на оба триггера в рамках
конкретной секции КЛБ .
Арифметическая логика
Каждая ЛЯ содержит специальную логику ускоренного переноса,
которая обеспечивает наилучшую реализацию на ПЛИС различных
арифметических функций. КЛБ содержит две отдельные цепи переноса - по
одной на каждую секцию. Размерность цепи переноса - два бита на КЛБ .
14 позволяет ком б и ни р овать р есур сы ф ункци ональны х генер атор ов для р еали заци и ф ункци й от пяти и ли ш ести пер ем енны х . Т аки м об р азом , пр и оценке чи сла экви валентны х си стем ны х венти лей для м и кр осх ем сем ей ства Spartan-II каж ды й К ЛБ пр и р авни ваетсяк4,5 ЛЯ . Та блица Прео бра зо в а ния Ф ункци ональны е генер атор ы р еали зованы в ви де 4-х вх одовы х таб ли ц пр еоб р азовани я (Look-Up Table -LUT). К р ом е и спользовани я в качестве ф ункци ональны х генер атор ов, каж ды й LUT-элем ент м ож ет б ы ть такж е и спользован как си нх р оннаяпам ять ти паRAM р азм ер ностью 16x1 б и т. Более того, и з двух LUT-элем ентов в р ам ках одной секци и м ож но р еали зовать си нх р онную RAM-пам ять р азм ер ностью 16х 2 б и та и ли 32х 1 б и т, ли б о двух пор товую си нх р онную RAM-пам ять р азм ер ностью 16х 1 б и т. Н а LUT- элем енте м и кр осх ем ы Spartan-II м ож ет б ы ть р еали зован 16-ти б и товы й сдви говы й р еги стр , котор ы й и деально подх оди т для зах вата вы сокоскор остны х и ли пакетны х потоков данны х . Э тот р еж и м м ож ет такж е и спользоватьсядлязапом и нани яданны х в пр и лож ени ях ци ф р овой об р аб отки си гналов. За по мина ю щ ие элемент ы Запом и наю щ и е элем енты в каж дой секци и К ЛБ Spartan-II м огут конф и гур и р оваться как ди нам и чески е тр и ггер ы (чувстви тельны е к ф р онту си гнала) D-ти па, ли б о как тр и ггер ы -защ елки , чувстви тельны е к ур овню си гнала. D-вх од тр и ггер а м ож ет упр авляться ли б о от ф ункци онального генер атор а в р ам ках той ж е секци и К ЛБ, ли б о непоср едственно от вх одов данной секци и К ЛБ, м и нуя ф ункци ональны е генер атор ы . К р ом е си гналов си нх р они заци и (Clock) и р азр еш ени я си нх р они заци и (Clock Enable - CE) в каж дой секци и К ЛБ есть си гналы си нх р онной установки (Set) и сб р оса (Reset). О б означени е эти х си гналов –SR и BY соответственно. Си гнал SR пер еводи т запом и наю щ и й элем ент в состояни е, опр еделённое для него в конф и гур аци онны х данны х , аси гнал BY –в пр оти вополож ноесостояни е. Э ти ж е си гналы м огут б ы ть и спользованы такж е в качестве аси нх р онной пр едустановки (Preset) и очи стки (Clear). В сеси гналы упр авлени ям огут б ы ть незави си м о пр ои нвер ти р ованы . О ни заведены на об а тр и ггер а в р ам ках конкр етной секци и К ЛБ. Арифмет ическ а я ло гик а К аж дая ЛЯ содер ж и т специ альную логи ку ускор енного пер еноса, котор ая об еспечи вает наи лучш ую р еали заци ю на ПЛИ С р азли чны х ар и ф м ети чески х ф ункци й . К ЛБ содер ж и т две отдельны е цепи пер еноса - по одной на каж дую секци ю . Разм ер ность цепи пер еноса - два б и та на К ЛБ.
Страницы
- « первая
- ‹ предыдущая
- …
- 12
- 13
- 14
- 15
- 16
- …
- следующая ›
- последняя »