Проектирование цифровых устройств на базе ПЛИС фирмы XILINX в среде WebPACK ISE. Бобрешов А.М - 15 стр.

UptoLike

ВУЗ: 

ВГУ | Воронеж

Составители: 

Рубрика: 

15
Арифметическая логика включает в себя элемент, реализующий функцию
исключающего ИЛИ (XOR), который позволяет реализовать однобитный
сумматор в одной логической ячейке. В каждой логической ячейке имеется
элемент, реализующий функцию И , который предназначен для построения
быстродействующих умножителей . Специальные трассы логики ускоренного
переноса могут также использоваться для каскадного включения
функциональных генераторов при необходимости создания функций с
большим количеством входных переменных.
Буферы с тремя состояниями
Каждый КЛБ Spartan-II содержит два буфера с тремя состояниями,
которые нагружены на внутренние шины . Каждый буфер BUFT имеет
независимый вход управления третьим состоянием и независимый входной
контакт.
Блочная память (Block RAM)
В FPGA Spartan-II встроена особая блочная память (Block SelectRAM)
большой ёмкости . Она создана в дополнение к распределенной памяти
небольшой ёмкости (SelectRAM), реализованной на таблицах преобразования
(Look Up Table RAM). Микросхема XC2S50, установленная на макетной
плате, имеет 8 таких блоков, каждый из которых имеет емкость 4096 бит.
Каждый блок памяти , как показано на рис. 4, - это полностью синхронная
двухпортовая RAM с независимым управлением для каждого порта.
Размерность шины данных для обеих портов может быть сконфигурирована
независимо(1, 2, 4, 8 или 16 бит), что позволяет создавать преобразователи
размерности шины . В кристаллах Spartan-II созданы специальные
трассировочные ресурсы для связи блочной памяти с блоками CLB и другими
блоками блочной памяти .
Рис. 4 Блок памяти
SelectRAM
                                             15

А р и ф м ети ческая логи ка вклю чает в себ я элем ент, р еали зую щ и й ф ункци ю
и склю чаю щ его И ЛИ (XOR), котор ы й позволяет р еали зовать одноб и тны й
сум м атор в одной логи ческой ячей ке. В каж дой логи ческой ячей ке и м еется
элем ент, р еали зую щ и й ф ункци ю И , котор ы й пр едназначен для постр оени я
б ы стр одей ствую щ и х ум нож и телей . Специ альны е тр ассы логи ки ускор енного
пер еноса м огут такж е и спользоваться для каскадного вклю чени я
ф ункци ональны х генер атор ов пр и необ х оди м ости создани я ф ункци й с
б ольш и м коли чеством вх одны х пер ем енны х .

      Б уферы с т ремя со ст о яниями
      К аж ды й К ЛБ Spartan-II содер ж и т два б уф ер а с тр ем я состояни ям и ,
котор ы е нагр уж ены на внутр енни е ш и ны . К аж ды й б уф ер BUFT и м еет
незави си м ы й вх од упр авлени я тр етьи м состояни ем и незави си м ы й вх одной
контакт.
      Б ло чна я па мят ь (Block RAM)
      В FPGA Spartan-II встр оена особ ая б лочная пам ять (Block SelectRAM)
б ольш ой ём кости . О на создана в дополнени е к р аспр еделенной пам яти
неб ольш ой ём кости (SelectRAM), р еали зованной натаб ли цах пр еоб р азовани я




                     Ри с. 4 Блок пам яти SelectRAM

(Look Up Table RAM). М и кр осх ем а XC2S50, установленная на м акетной
плате, и м еет 8 таки х б локов, каж ды й и з котор ы х и м еет ем кость 4096 б и т.
К аж ды й б лок пам яти , как показано на р и с. 4, - это полностью си нх р онная
двух пор товая RAM с незави си м ы м упр авлени ем для каж дого пор та.
Разм ер ность ш и ны данны х для об еи х пор тов м ож ет б ы ть сконф и гур и р ована
незави си м о(1, 2, 4, 8 и ли 16 б и т), что позволяет создавать пр еоб р азователи
р азм ер ности ш и ны . В кр и сталлах Spartan-II созданы             специ альны е
тр асси р овочны ер есур сы длясвязи б лочной пам яти сб локам и CLB и др уги м и
б локам и б лочной пам яти .

Страницы