Проектирование цифровых устройств на базе ПЛИС фирмы XILINX в среде WebPACK ISE. Бобрешов А.М - 48 стр.

                                            48

№ поля           О пи сани е
     1           M – об означени ем ульти плексор а
     2           О р гани заци ям ульти плексор а. 2_1 – м ульти плексор 2*1
     3           К оли чество и нвер ти р ованны х вх одов
     4           Н али чи е р азр еш аю щ его вх ода. К огда на р азр еш аю щ ем вх оде
          0, то навы х одетож е0 незави си м о от состояни й др уги х вх одов

     С дви го вы ер еги стр ы
     О б означени я, и спользуем ы е для сдви говы х р еги стр ов, отоб р аж ены на
следую щ ей сх ем е:
     SR 8 R L E D         - си м волаб б р еви атур ы
     1 2 3 4 5 6 - № поля
№ поля           О пи сани е
     1           SR – об означени есдви гового р еги стр а
     2           Разр ядность (кол-во б и т в цепочке)
     3           R – си нх р онны й сб р ос, C – аси нх р онны й сб р ос
     4           L – возм ож ность пр едвар и тельной загр узки
     5           E – р азр еш аю щ и й вх од (р азр еш ает р аб оту р еги стр а пр и
          поступлени и тактового си гнала)
     6           D – возм ож ность и зм енени янапр авлени ясдви га

    Н и ж е для пр и м ер а пр и води тся ф ункци ональное опи сани е ком понента
SR4RLED наязы кеVHDL

      architecture Behavioral of sr4rled is
      begin
      process(C)
      begin
      if (C’event and C=’1’) then
      if (R=’1’) then
      Q <= (others => ’0’);
      elsif (CE=’1’) then
      if (L=’1’) then
      Q <= D;
      else
      if (LEFT=’1’) then
      Q <= Q(WIDTH-2 downto 0) & SLI;
      else
      Q <= SRI & Q(WIDTH-1 downto 1) ;
      end if;
      end if;