ВУЗ:
Составители:
Рубрика:
33
Сдвигатель СДА обеспечивает сдвиг на один разряд вправо/ влево
результата F перед загрузкой в РЗУ. Одновременно с этим с помощью
сдвигателя СДR можно перезагрузить регистр РгQ, сдвинув его операнд на
один разряд вправо/ влево.
На выходную шину Y3÷Y0 передается или результат операции F, или
операнд из РЗУ через регистр РгА (таблица 3.3).
Таблица 3.3
Выбор приемника результата
Далее приведены примеры программирования микропроцессорной секции
К 1804ВС1.
Пример 3.1. Определить признаки , формируемые при сложении чисел -5 и 2.
Сложение осуществляется операцией R+S+C0 при С 0=0. В
дополнительном коде число -5 есть 1011, 2 – 0010. Тогда
Результат не равен нулю , следовательно, Z=0. Признак переполнения
OVR определяется при операции сложения логической функцией
ИСКЮЧАЮЩЕЕ ИЛИ сигналов входного и выходного переносов старшего
разряда F3 результата . Единичное значение этого сигнала в старшей секции
показывает, что результат арифметической операции в дополнительном коде
занял знаковый разряд.
В данном примере OVR=0⊕0=0. Следовательно, переполнения нет и
результат корректный.
Микрокод
( поле микрокоманды )
Регистровое ЗУ Регистр РгQ
Код
I8 I7 I6
сдвиг загрузка сдвиг загрузка
Выход
Y
0 0 0 0 - - -
F→Q
F
1 0 0 1 - - - - F
2 0 1 0 -
F→B
- - A
3 0 1 1 -
F→B
- - F
4 1 0 0
→ F/2→B → Q/2→Q
F
5 1 0 1
→ F/2→B
F
6 1 1 0
← 2F→B ← 2Q→Q
F
7 1 1 1
← 2F→B
F
1011
0010
+
0 1011
знак отрицательного результата (F3=1)
С 4=0
33 С двигатель С Д А обеспеч ивает сдвиг на один разряд вправо/влево результата F перед загрузкой в РЗУ . О дноврем енно с этим с пом ощ ью сдвигателя С Д R м ож ноперезагрузитьрегистр РгQ, сдвинув егооперанд на один разряд вправо/влево. Н а вы х одную ш инуY3÷Y0 передается или результат операц ии F, или операнд из РЗУ ч ерез регистр РгА (таблиц а 3.3). Т аблиц а 3.3 В ы бор прием ника результата М икрокод (поле м икроком анды ) Регистровое ЗУ Регистр РгQ В ы х од Код I8 I7 I6 сдвиг загрузка сдвиг загрузка Y 0 0 0 0 - - - F→Q F 1 0 0 1 - - - - F 2 0 1 0 - F→B - - A 3 0 1 1 - F→B - - F 4 1 0 0 → F/2→B → Q/2→Q F 5 1 0 1 → F/2→B F 6 1 1 0 ← 2F→B ← 2Q→Q F 7 1 1 1 ← 2F→B F Д алее приведены прим еры програм м ирования м икропроц ессорной секц ии К 1804В С 1. П рим ер 3.1. О пределитьпризнаки, ф орм ируем ы е при слож ении ч исел -5 и 2. С лож ение осущ ествляется операц ией R+S+C0 при С 0=0. В дополнительном коде ч исло-5 есть1011, 2 – 0010. Т огда + 1011 0010 0 1011 знак отриц ательногорезультата (F3=1) С 4=0 Результат не равен нулю , следовательно, Z=0. П ризнак переполнения OVR определяется при операц ии слож ения логич еской ф ункц ией И С К Ю Ч АЮ Щ Е Е И Л И сигналов вх одногои вы х одногопереносов старш его разряда F3 результата. Е динич ное знач ение этогосигнала в старш ей секц ии показы вает, ч торезультатариф м етич еской операц ии в дополнительном коде занял знаковы йразряд. В данном прим ере OVR=0⊕0=0. С ледовательно, переполнения нет и результаткорректны й.
Страницы
- « первая
- ‹ предыдущая
- …
- 31
- 32
- 33
- 34
- 35
- …
- следующая ›
- последняя »