Архитектура микроконтроллеров семейства MCS-51. Бояринов А.Е - 15 стр.

UptoLike

ВУЗ: 

ТГТУ | Тамбов

Составители: 

Рубрика: 

TR1 TCON.6
Бит управления таймера 1. Устанавлива-
ется/сбра-
сывается программой для пуска/останова
TF0 TCON.5
Флаг переполнения таймера 0. Устанав-
ливается аппаратно. Сбрасывается при
обслуживании прерывания
TR0 TCON.4
Бит управления таймера 0. Устанавлива-
ется/сбра-
сывается программой для пуска/останова
таймера/счетчика
IE1 TCON.3
Флаг фронта прерывания 1. Устанавлива-
ется аппаратно, когда детектируется срез
внешнего сигнала INT1. Сбрасывается
при обслуживании прерывания
IT1 TCON.2
Бит управления типом прерывания 1. Ус-
танавливается/сбрасывается программно
для спецификации запроса INT1
(срез/низкий уровень)
IE0 TCON.1
Флаг фронта прерывания 0. Устанавлива-
ется по срезу сигнала INT0. Сбрасывает-
ся при обслуживании прерывания
IT0 TCON.0
Бит управления типом прерывания 0. Ус-
танавливается/сбрасывается программно
для спецификации запроса INT0
(срез/низкий уровень)
В виде байта регистр TCON можно изобразить следующим образом:
Режим 0. Перевод любого T/C в этот режим делает его 8-разрядным таймером, на вход которого
подключен делитель частоты на 32. В этом режиме таймерный регистр имеет разрядность 13 бит, в ко-
тором регистр THx работает как 8-разрядный счетчик, а регистр TLx как 5-битный предварительный
делитель.
&
C/Tx=1
C/Tx=0
Tx
GATEx
INTx
TRx
11
OSC
1:12
Таймер/счётчик:
13-битный в режиме 0
TFx
(5/8 разрядов)
TLx
(8 разрядов)
THx
прерывания
Запрос
16-битный в режиме 1
Рис. 4 Функциональная схема таймера в режимах 0 и 1
Поясним работу на примере таймера 1 (рис. 4). Входной синхросигнал разрешен (поступает на вход
таймерного регистра), когда управляющий бит TR1 установлен в 1 и либо управляющий бит GATE (бло-
кировка) равен 0, либо на внешний вход запроса прерывания INT1 поступает уровень 1.

Страницы