Архитектура микроконтроллеров семейства MCS-51. Бояринов А.Е - 13 стр.

UptoLike

ВУЗ: 

ТГТУ | Тамбов

Составители: 

Рубрика: 

TXD Р3.1
Выход передатчика последовательного пор-
та в режиме UART. Выход синхронизации в
режиме регистра сдвига
RXD Р3.0
Вход приемника последовательного порта в
режиме UART. Ввод/вывод данных в режи-
ме регистра сдвига
Порт 0 является двунаправленным, а порты 1 – 3 – квазидвунаправленными. Каждая линия портов
может быть использована независимо для ввода или вывода.
По сигналу RST в регистры-защелки всех портов автоматически записываются единицы, настраи-
вающие их тем самым на режим ввода.
Все порты могут быть использованы для организации ввода/вывода информации по двунаправлен-
ным линиям передачи. Однако порты P0 и P2 не могут быть использованы для этой цели в случае, если
система имеет внешнюю память, связь с которой организуется через общую разделяемую шину адре-
са/данных, работающую в режиме временного мультиплексирования.
Обращение к портам ввода/вывода возможно с использованием команд, оперирующих с байтом,
отдельным битом, произвольной комбинацией битов. При этом в тех случаях, когда порт является одно-
временно операндом и местом назначения результата, устройство управления автоматически реализует
специальный режим, который называется "чтение –модификация – запись". Этот режим обращения
предполагает ввод сигналов не с внешних выводов порта, а из его регистра-защелки, что позволяет ис-
ключить неправильное считывание ранее выведенной информации. Этот механизм обращения к портам
реализован в командах:
1 ANL – логическое И, например, ANL P1, А;
2 ORL – логическое ИЛИ, например, ORL P2, А;
3 XRL – исключающее ИЛИ, например, XRL Р3, А;
4 JBC – переход, если в адресуемом бите единица, и последующий сброс бита, например, JBC P1.1,
LABEL;
5 CPL – инверсия бита, например, CPL Р3.3;
6 INC – инкремент порта, например, INC P2;
7 DEC – декремент порта, например, DEC P2;
8 DJNZ – декремент порта и переход, если его содержимое не равно нулю, например, DJNZ r,
LABEL;
9 MOV PX.Y,C – передача бита переноса в бит Y порта X;
10 SET PX.Y – установка бита Y порта X;
11 CLR PX.Y – сброс бита Y порта X.
1.10 ТАЙМЕРЫ/СЧЕТЧИКИ
В составе микроконтроллера имеются регистровые пары с символическими именами TH0, TL0 и
TH1, TL1, на основе которых функционируют два независимых программно-управляемых 16-битных
таймера/счетчика событий (T/C0 и T/C1). При работе в качестве таймера содержимое T/C инкременти-
руется в каждом машинном цикле, т.е. через каждые 12 периодов резонатора. При работе в качестве
счетчика содержимое T/C инкрементируется под воздействием перехода из 1 в 0 внешнего входного
сигнала, подаваемого на соответствующий (T0, T1) вход микроконтроллера. Опрос сигналов выполня-
ется в каждом машинном цикле. Так как на распознавание перехода требуется два машинных цикла, то
максимальная частота подсчета входных сигналов равна 1/24 частоты резонатора. На длительность пе-
риода входных сигналов ограничений сверху нет. Для гарантированного прочтения входного считывае-
мого сигнала он должен удерживать значение 1 как минимум в течение одного машинного цикла.
Использование таймеров возможно в четырех режимах. Для управления режимами работы и для ор-
ганизации взаимодействия таймеров с системой прерывания используются два регистра специальных
функций TMOD и TCON, описание которых приводится в табл. 5 – 7. Для обоих T/C режимы работы 0,
1 и 2 одинаковы. Режимы 3 для T/C0 и T/C1 различны.
5 Регистр режима работы таймера/счетчика

Страницы