Архитектура микроконтроллеров семейства MCS-51. Бояринов А.Е - 7 стр.

UptoLike

Составители:

Рубрика:

Рис. 1 Структурная схема микроконтроллера Intel 8051

Основу структурной схемы микроконтроллера (рис. 1) образует внутренняя двунаправленная 8-

разрядная шина, которая связывает между собой основные узлы и устройства микроконтроллера: рези-

дентную память программ (RPM), резидентную память данных (RDM), арифметико-логическое устрой-

ство (ALU), блок регистров специальных функций, устройство управления (CU), параллельные порты

ввода/вывода (P0 – P3), а также программируемые таймеры и последовательный порт.

1.1 ОРГАНИЗАЦИЯ ПАМЯТИ

Данный микроконтроллер имеет встроенную (резидентную) и внешнюю память программ и дан-

ных. Резидентная память программ (RPM) имеет объем 4 Кбайт, резидентная память данных (RDM) –

128 байт.

В зависимости от модификации микроконтроллера RPM выполняется в виде масочного ПЗУ, одно-

кратно программируемого либо репрограммируемого ПЗУ.

При необходимости пользователь может расширять память программ установкой внешнего ПЗУ.

Доступ к внутреннему или внешнему ПЗУ определяется значением сигнала на выводе ЕА (External

Access):

EA = V

(напряжение питания) – доступ к внутреннему ПЗУ;

EA = V

(потенциал земли) – доступ к внешнему ПЗУ.

Внешняя память программ и данных может составлять по 64 Кбайт и адресоваться с помощью пор-

тов P0 и P2. На рис. 2 представлена карта памяти микроконтроллера Intel 8051.