Основы схемотехники цифровых устройств. Конспект лекций. Брякин Л.А. - 102 стр.

D-триггерах и на JK-триггерах. На рисунке 4.6 предложена схема вычитающего
двоичного счётчика на D-триггерах и временные диаграммы его работы.
   Xсч              D1   Q0
            C   T
                                    Xсч
            D
                                    Q0
                    D2
            C            Q1         Q1
                T
                                    Q2
            D


                    D3   Q2
            C   T

            D


     Рис. 4.6. – Вычитающий счётчик на D-триггерах и временные
     диаграммы его работы


     Поскольку перенос последовательный, временные диаграммы могут стро-
иться последовательно. То есть при заданном входном сигнале Xсч сначала стро-
ится сигнал на выходе младшего разряда Q0 на протяжении всей временной оси,
затем строится сигнал на выходе Q1 с учётом того, что на счётный вход триггера
Q1 поступают импульсы с выхода Q0. В последнюю очередь строится сигнал
старшего разряда Q2. Состояние счётчика определяется числом Q2Q1Q0, где Q2 –
старший разряд. Анализируя временные диаграммы, можно убедиться, что счёт-
чик именно вычитающий. Действительно, в исходном состоянии предполагается
состояние 000 (смотрите начало временных диаграмм). После действия первого
импульса по его нарастающему фронту переходит в единичное состояние сначала
триггер Q0, затем под действием нарастающего фронта с выхода Q0 переходит в
единичное состояние триггер Q1, затем Q2. Счётчик окажется в состоянии 111.
следующий импульс меняет состояние только младшего разряда и счётчик ока-
жется в состоянии 110. Таким образом, состояние счётчика с каждым импульсом
уменьшается на единицу. Счётчик оказывается вычитающим.