Основы схемотехники цифровых устройств. Конспект лекций. Брякин Л.А. - 78 стр.

UptoLike

ВУЗ: 

ПГУ | Пенза

Составители: 

Рубрика: 

V
C
Q
Q
D1,D2 D3,D4
&
&
&
&
D
Рис. 3.20. – Схема D-триггера с потенциальном управлением
Если D-триггер снабжён дополнительным входом V, то образуется DV-
триггер. Вход V является входом разрешения действия синхросигнала на триггер.
Условное обозначение и временные диаграммы работы DV-триггера предложены
на рисунке 3.21.
V
C
D
T
V
C
D
Q
Q
Рис. 3.21. - Условное обозначение и временные диаграммы
работы DV-триггера
При V=0 запрещается прохождение импульса синхронизации на триггер, что
обеспечивает режим хранения в триггере. Если V=1, то триггер реагирует на син-
хросигнал, принимая по его активному уровню информацию с входа D. 
                   D1,D2               D3,D4
   D
                                                       Q
                     &                   &


  C
 V                                                     Q
                     &                   &




       Рис. 3.20. – Схема D-триггера с потенциальном управлением
       Если D-триггер снабжён дополнительным входом V, то образуется DV-
триггер. Вход V является входом разрешения действия синхросигнала на триггер.
Условное обозначение и временные диаграммы работы DV-триггера предложены
на рисунке 3.21.

                Q        C
      V   T              V
      C
                         D
      D
                         Q

       Рис. 3.21. - Условное обозначение и временные диаграммы
       работы DV-триггера
       При V=0 запрещается прохождение импульса синхронизации на триггер, что
обеспечивает режим хранения в триггере. Если V=1, то триггер реагирует на син-
хросигнал, принимая по его активному уровню информацию с входа D.

Страницы