Основы схемотехники цифровых устройств. Конспект лекций. Брякин Л.А. - 85 стр.

UptoLike

ВУЗ: 

ПГУ | Пенза

Составители: 

Рубрика: 

&
&
&
& &&
R
D
C
S
D1 D3
D5
D6
D4
D2
Q
Q
Рис. 3.28. – Схема D-триггера с динамическим управлением
Временные диаграммы работы D-триггера предложены на рисунке 3.29.
C
D
D1
D2
D3
D4
D5
D6
10 1
0
10
10
1
0
1
0
1
1
0
10
0
1
Рис. 3.29. – Временные диаграммы работы D-триггера
Исходное состояние триггера D5, D6 задано и не противоречит комбинации
входных сигналов. Триггер хранит предыдущее состояние. При D=1 на выходе D2
формируется ноль, что приводит к появлению единицы на выходе D1. С приходом
нарастающего фронта синхросигнала наступает совпадение единиц на входах D3,
что приводит к появлению 0 на его выходе спустя время
задержки элемента. Этот 
               S

                         D1             D3              D5

                            &            &                &       Q




               C
                         D2             D4                D6
               D                                                   Q
                            &            &                &



           R

     Рис. 3.28. – Схема D-триггера с динамическим управлением
     Временные диаграммы работы D-триггера предложены на рисунке 3.29.
                        0       1
                   C
                   D    1                    0
                   D1                        0
                            1
                            0                1
                   D2
                   D3           0
                        1                    1
                   D4
                            1                     0
                            0       1              0
                   D5
                   D6       1       0             1

     Рис. 3.29. – Временные диаграммы работы D-триггера
     Исходное состояние триггера D5, D6 задано и не противоречит комбинации
входных сигналов. Триггер хранит предыдущее состояние. При D=1 на выходе D2
формируется ноль, что приводит к появлению единицы на выходе D1. С приходом
нарастающего фронта синхросигнала наступает совпадение единиц на входах D3,
что приводит к появлению 0 на его выходе спустя время задержки элемента. Этот

Страницы