Основы схемотехники цифровых устройств. Брякин Л.А. - 15 стр.

выходного сигнала с минимальной задержкой, определяемой лишь задержкой в
прохождении информации через используемые элементы. Быстродействие опре-
деляется возможностями используемых элементов. Для выбранных элементов
максимальная задержка в формировании правильного значения выходного сигна-
ла в ответ на изменение входных сигналов не превышает задержки двух элемен-
тов (рис.1.2,г) и не более (22+15)нсек (наносекунд) [5], где 22нсек - задержка эле-
мента К555ЛЛ1, а задержка элемента К555ЛА3 – не более 15нсек.
     Булева алгебра позволяет успешно решать задачи синтеза комбинационных
схем, выполняющих операции над двоичными числами или двоичными перемен-
ными. Некоторые примеры применения булевой алгебры для описания функцио-
нирования комбинационных узлов будут предложены ниже. Но булева алгебра
позволяет решать и задачи анализа комбинационных схем с целью проверки их
работоспособности, понимания принципов работы устройства или с целью упро-
щения, минимизации получаемых при анализе функций. Исходным материалом
при этом может быть принципиальная схема устройства. При известной принци-
пиальной схеме комбинационного узла достаточно путём перебора всех возмож-
ных состояний входных сигналов составить таблицу истинности выходных сигна-
лов, что позволяет затем выполнить анализ работы устройства и упростить уст-
ройство при необходимости путём минимизации и проектирования новой схемы.
     Для описания работы цифровых устройств широко используют временные
диаграммы: представленные во времени во взаимосвязи входные и выходные сиг-
налы устройства. При построении временных диаграмм обычно идеализируется
форма входных и выходных сигналов, которые изображаются с идеальными
фронтами. Временные диаграммы могут строиться с учётом задержек сигналов в
реальных элементах или без учёта, то есть в предположении максимального бы-
стродействия, то есть для идеального случая. Будем считать, что уровень напря-
жения U 1 , которым представляется единица, выше уровня напряжения логическо-
го нуля U 0 : U 1 〉U 0 . В этом случае уровень логической единицы изображается на
временных диаграммах выше уровня нуля. Строить временные диаграммы без
учёта задержек проще, поэтому при ручном изображении временных диаграмм