Электроника. Цифровые элементы и устройства. Чье Ен Ун - 67 стр.

UptoLike

Составители:

Рубрика:

ОЗУ содержит дешифраторы строк ДШХ и столбцов ДШY, на входы

которых подаются разряды адреса ячейки памяти. Матрица памяти,

состоящая из Х строк и Y столбцов, подключена к выходам дешифраторов

строк и столбцов через шины адреса ША и разрядов ШР. По заданному

адресу выбирается одна из 2

ячеек памяти. Запись по входу DI или

считывание по выходу DO производится с помощью формирователя

сигналов записи и считывания ФЗС под действием управляющих сигналов

WR/RD и CS (Chip Select), подаваемых на схему управления СУ. Выдача

данных производится через выходной элемент ВЭ с ОК или тремя

состояниями. Диаграммы работы статического ОЗУ в различных режимах

приведены на рис

. 6. 2.

Рис. 6. 2. Диаграммы работы статического ОЗУ

Работа ОЗУ начинается с подачи адреса. После установления кода

адреса подается сигнал CS = 0, разрешающий формирование сигналов

выборки ячейки памяти. При сигнале WR/RD = 0 производится запись в

выбранную ячейку памяти, при этом выход ОЗУ находится в отключенном

состоянии. При WR/RD = 1 производится считывание данных, при

этом

состояние входа DI не оказывает влияния на работу ОЗУ. При CS =1 ОЗУ

находится в режиме хранения с отключением выхода DO, при этом

состояния адресных входов, входа DI и входов управления не влияют на

работу ОЗУ. Быстродействие ОЗУ оценивается временем цикла и

выборки. Время цикла t

- минимально допустимое время между подачей

сигнала выборки при записи и сигнала выборки для последующего

считывания. Время выборки t

- интервал времени между подачей сигнала

Запись Хранение Считывание

Записываемые данные Не воспринимаются

Считываемые данные

WR/RD