Проектирование ЭВМ. Довгий П.С - 24 стр.

UptoLike

ВУЗ: 

Университет ИТМО | Санкт-Петербург

Составители: 

Рубрика: 

24
Изображение в структурной схеме блока памяти RAM, управление
записью и чтением неявно подразумеваются включением соответствующих
шин.
BasA[7..0]
A Q BasB[7.0]
Ram
D BasC[7.0]
В структурной схеме управляющие сигналы записи формируются
декодером (селектором).
Если We=1, то RAM находится в состоянии записи и значение на
выходной шине Q не определено (Z-состояние).
Корректное значение на выходе формируется при установке адреса и
We=0. Значение выбирается на шину сигналом BasB=Ram, обозначающим
адресуемый вход мультиплексора шины BasB.
Ram объединяет в схеме 3.1. Data(нижние 128
байт 0-07f) и SFR
(верхние 128 байт 080-0ff).
Микрокоманды управления обмена данными:
1) Функциональная микрокоманда чтения из Ram в ACC по адресу в
Wrk:
ACC=Ram[WRK]
Cтруктурная микрокоманда выборки из Ram и записи в ACC.
{“BasA=Wrk, BasB=Ram, Acc=BasB”} обозначает формирование
кодов управления мультиплексорами BasA, BasB
2) Чтение ячейки Data в команде mov a,Ri.
Младшие ячейки памяти Data – четыре банка регистров R0-R7. Банк
выбирается 2-битным полем
регистра PSW[4.3]. Для выборки операнда Ri в
команде add a,Ri формируется 8-разрядный адрес Data конкатенацией полей
битов 000.PSW[4.3].Ri.
Функциональная микрокоманда чтения регистра в Си
Wrk=Ram[(PSW&0x18)|(IR&0x3)]
Дополнение нулями формата в Си подразумевается, но в функциональной
схеме проекта MaxPlus должно быть задано явно. Конкатенация
000.PSW[4..3].IR[2..0] формируется соединением битов на вспомогательной
шине Ar, выбирается мультиплексором на адресную шину BasA
и поступает
на адресный вход Ram.

Страницы