Автоматизация управления в производственных системах. Федотов А.В. - 159 стр.

      Логические микросхемы D1.3, D6.2, D6.3, D6.4, D2.1, D3.3, D1.4, D14.1, D7.1
используются для формирования шины управления центрального процессора. В
схеме в основном использованы логические микросхемы серии К555.
      Для формирования шины данных использована БИС магистрального приемо-
передатчика D13 типа КР588ВА1. Эта 8-разрядная микросхема обеспечивает двуна-
правленную прямую или инверсную передачу информации, контроль по четности
двух магистралей и подтверждение окончания передачи.
      Для формирования шины адреса использованы БИС D11 и D12. Старший байт
адреса формируется БИС D11 типа КР588ВА1. Эта микросхема использована в ре-
жиме однонаправленной передачи от микропроцессора к линиям шины адреса. Для
формирования младшего байта адреса, который мультиплексирован на выходах
микропроцессора с байтом данных, использована микросхема D12 8-разрядного ре-
гистра-защелки типа К555ИР23. Восемь буферных ключевых выходных усилителей
микросхемы отличаются большой нагрузочной способностью и могут переводиться
в высокоимпедансное состояние.
      При включении питания на входе RESIN микропроцессора присутствует сиг-
нал низкого уровня, поскольку конденсатор C29 разряжен. Начинает работать внут-
ренний тактовый генератор микропроцессора и формируется выходной сигнал RE-
SOUT, устанавливающий систему в исходное состояние.
      Микропроцессор удерживается в состоянии "сброс" до тех пор, пока не заря-
дится конденсатор C29 и напряжение на нем не достигнет высокого логического
уровня. После этого микропроцессор выполняет машинный цикл "чтение кода опе-
рации" по адресу 0000H. Этот адрес принадлежит ПЗУ и в соответствующей ему
ячейке находится команда перехода на начало программы инициализации системы.
При инициализации происходит программирование работы таймера и ИРПС. Даль-
нейшая работа системы определяется отрабатываемой программой.




                      Рис. 4.22. Формирование питания ОЗУ


      На рис. 4.22 показана схема формирователя питания ОЗУ, входящая в состав
центрального процессора. Эта схема обеспечивает автоматическое подключение ба-
тареи аккумуляторов к цепи питания ОЗУ при пропадании напряжения питания 5 В.
      С объектом управления центральный процессор взаимодействует через
устройства ввода-вывода. Эти устройства оформлены в виде сменных модулей: мо-
дуля дискретных сигналов МСД, модуля аналоговых сигналов МАС и модуля ана-
логовых и дискретных сигналов МДА. Конкретный состав модулей определяется
решаемой задачей управления.

                                      159