ВУЗ:
Составители:
Расчеты показывают, что N
f min
= N
max
, а N
f max
= N
min
, т.е. равенство диапазонов управления по коду
частотой инвертора и напряжением выпрямителя. Для управления интерфейсами преобразования
энергии необходимо использование шины из 8 разрядов, так как для двоичного кода число разрядов
определяется как
[
]
[
]
.loglog
max
8256
22
=
=
= Nn
Технические решения ПГ инвертора и ПТ выпрямителя аналогичны, поэтому целесообразно
использовать стандартный таймер, например, К580ВИ53 с тремя каналами А, В, С ввода-вывода. Для
определенности распределим порты А и В для трансляции кодов N
U
и N
f
, управления соответственно
напряжением U выпрямителя и частотой f инвертора. Порт С таймера рационально применить для ввода
информации с ПИП частоты вращения на валу двигателя.
Частоту F
0
тактового генератора микропроцессора можно понизить в два раза при конструировании
ПТ инвертора УИ на программируемой логической матрице. Архитектура ПТ на матрице (рис. 3.7, в, г)
позволяет организовать 6 тактов в каждом цикле адресацией трех импульсов со скважностью S = 2.
Импульсы поступают на адрес а0 (рис. 3.7, г), который с другими разрядами {a1 – a3} составляет
полный адрес выборки кода регулирования. Низкому уровню логического нуля соответствуют
одинаковые адреса на ij-х позициях в j-й момент времени.
Например, первой строке (рис. 3.7, г) соответствуют одинаковые коды {100} для адресов а
i
и
выходов Q
i
, где i=1, 2, 3, что не изменяет состояния матрицы. При поступлении импульса, высокого
уровня логической единицы, изменяется входной адрес на единицу младшей позиции, который
инициирует на выходах Q
i
следующий адрес а
i+1
= a
i
+ 1. Это достигается синтезом таблицы состояния с
коэффициентами смещения ∆N = 1 и деления N = 3 [12]. В итоге таблица состояния (рис. 3.7, г)
определяет алгоритм работы структуры матрицы (рис. 3.7, в) и функцию коммутации ПТ.
3.3 Канал измерения скорости
Канал измерения скорости на валу двигателя использует способ преобразования трехфазной
системы ЭДС выбегающего АД в многофазную систему с последующим квантованием фазных
сигналов и их кодированием с помощью дешифратора [6].
Задача синтеза устройств контроля положения вектора ЭДС (ПИП), которое обеспечит заданную
точность, осуществлена в структуре, приведенной на рис. 3.8.
Устройство ПИП включает n-фазный трансформатор присоединения, подключенный входом к
фазам А, В, С трехфазного асинхронного двигателя, дешифратор, входы которого присоединены к
выходам n-фазного трансформатора.
Трансформатор присоединения имеет одну первичную обмотку 1 и m трехфазных вторичных
обмоток 2
1
, 2
2
, ..., 2
m
. Эти обмотки соединены по схеме «зигзаг». Первичная обмотка 1 n-фазного
трансформатора подключена к фазам А, В и С трехфазного двигателя переменного тока, а m вторичных
обмоток 2
1
, 2
2
, ..., 2
m
присоединены к нагрузочным резисторам, которые для каждой вторичной обмотки
соединены «звездой» с нейтральной точкой (на схеме не показаны).
По условию работы ПИП необходимо, чтобы векторы фазных напряжений, снимаемых с
нагрузочных резисторов (рис. 3.8), т.е. выходные напряжения U
a1
… U
am
, U
b1
… U
bm
, U
c1
… U
cm
были
сдвинуты по фазе относительно друг друга на угол θ и равны по модулю.
Страницы
- « первая
- ‹ предыдущая
- …
- 28
- 29
- 30
- 31
- 32
- …
- следующая ›
- последняя »