ВУЗ:
Составители:
из равноценных аппаратных средств и программного обеспечения, но и в базисе СБИС из структуры
последовательного соединения контроллера и УВ, функционирующего по программе таймера. Блок-
схема программы может быть реализована на подпрограммах счетчиков или часов, примеры которых
приведены в книге [3] на уровне физических и математических моделей, алгоритмов и листингов
программ.
Рис. 3.5 Схемы декодера (СА + М):
а – на регистре и коммутаторах; б – на
счетчике и мультиплексоре
3.2 Канал управления частотой
Структурная схема частотного
канала (рис. 3.6) включает
последовательное соединение
программируемых генератора (ПГ) и
таймера (ПТ), формирующих код N
i
синхронизации коммутации тиристоров
управляемого инвертора (УИ) из кода N
= N
f
персонального компьютера (ПК) и
тактовой частоты F
0
микропроцессора
ПК.
Инвертор УИ преобразует
амплитуду напряжения постоянного
тока с выхода управляемого выпрямителя в энергию переменного тока с регулируемой частотой по
программе, включающей последовательность П
f
кодов N
i
. ПТ организует последовательную,
параллельную или смешанную коммутацию фаз УИ с частотой F
i
генератора ПГ. Управляемую частоту
F
i
формирует ПГ из тактовой частоты F
0
микропроцессора в процессе ее деления на код N вычислителя
ПК.
Архитектура программируемого таймера, реализующая последовательный закон коммутации 1 : 1
приведена на рис. 3.7 с использованием регистра в комбинаторной и матричной логике. В базисе СИС
регистр RG (рис. 3.7, а) включает последовательное соединение 6-ти Т-триггеров с кольцевой
организацией разрядов, для этого выход Q5 последнего триггера объединен с входом d0 задержки
первого разряда. Таблица состояния (рис. 3.7, б) иллюстрирует программу функционирования ПТ
посредством структурного сдвига кода {110000} вправо каждым импульсом тактовой частоты F
i
. Как
видно из таблицы, последовательная коммутация тиристоров УИ по управляющим входам
{
}
bcabca ,,,,,
в каждом периоде частоты f организована за 6 тактов, поэтому тактовая частота F
i
= 6f.
)
)
СТ
F
m
С
R
0
R
M
τ
i
d0
Q0
1
2
a0
1
2
X0
D
C
V
R
Q0
1
2
3
4
5
F
m
R
0
τ
i
&
&
&
&
&
&
a
b
c
c c
a
c
a
b
c
c
a
c
b
b
F
i
= F
0
/N
Рис. 3.6 Структурная схема канала управления частотой
6
N
i
В
А
С
N
F
0
+
-
U
Страницы
- « первая
- ‹ предыдущая
- …
- 26
- 27
- 28
- 29
- 30
- …
- следующая ›
- последняя »