ВУЗ:
Составители:
Рубрика:
Затем блок 2.4 выключает (гасит) регистр R6 (имитируя аварийный режим). Блоки 2.5 и 2.6
выводят информацию на матрицу, далее программа зацикливается.
4.3.2 Матричная архитектура
Физику работы цифрового реле защиты однозначно определяет только семейство временных
диаграмм из основных форм представления функции. Доминантами являются входные (рис. 4.7, б – г) и
выходные (рис. 4.7, з) временные последовательности, которые служат нормированной мерой
проектирования компонент информационного обеспечения. Архитектура матричной логики включает
неделимые компоненты: аппаратные средства (например, структурные и принципиальные схемы) и
программное обеспечение (таблицы алгоритмов функционирования). Информационная технология
проектирования организует анализ и синтез архитектуры по принципам аналогии мнемо- и
схемотехники.
Соответственно временным диаграммам (рис. 4.7, б – г, з) синтезируем по методу аналогии [10]
таблицу кодов (рис. 4.10, а), которую после анализа [5, 12] информационными методами
мнемотехники принимаем за эквивалент функции реле защиты.
Анализ таблицы (рис. 4.10, а) показывает, что вектору входных переменных А, В, С соответствуют в
нормальном режиме защиты четыре цифры 30, единичного позиционного кода N
1
из восьми
комбинаций бинарного кода. Другие числа и их последовательности регистрируют аварийные режимы,
регламентирующие отключение реле с логической функцией F = 0. При нормальном
функционировании логическая единица инициируется сигналом В, так как F = B = 1. Реализуя функцию
для единичных значений, будут учтены коды и их последовательность не только для нормального, но и
аварийных режимов релейной защиты.
На втором этапе сформируем
элементарную таблицу эквивалентов
для одной переменной А и фрагмента f
функции F. Из таблицы кодов
(рис. 4.10, а) следуют четыре состояния
переменной А с двумя логическими
значениями и фиксированной
последовательностью {0 1 0 0}. Для
организации последовательностной
функции f необходимы четыре
состояния из чередования заданных и
промежуточных значений, наиболее
близкой к заданной является
комбинация {0 1 1 0} для входной
переменной А (рис. 4.10, б). Память программно реализуют командой «стоп», при которой адрес
перехода указывает заданный адрес состояния, в других случаях формируется следующая подстановка
по указанному адресу перехода. В простейшем случае пересылку организуют инкрементацией адреса на
единицу, т.е. сдвигом ∆N = 1.
a)
А В С
F
0 0 0 0
1 0 0 0
0 1 0 1
0 0 1 0
)
. 4.10 :
# ; # ; #
a
Q
A B C
3 4 5 3 4 5
F
0 00 0 0000
1 00 0 1001
1 00 1 1000
0 00 1 0000
1 1 1
1 1 1
1
1 11
1 1 1
1
)
А a Q
f
0 0 0 0
1 0 1 1
1 1 1 0
0 1 0 0
)
Страницы
- « первая
- ‹ предыдущая
- …
- 46
- 47
- 48
- 49
- 50
- …
- следующая ›
- последняя »
