ВУЗ:
Составители:
Рубрика:
последовательности на порядок выше за счет тройного дублирования импульсов защиты, формируемых
программно по алгоритму дифференцирования фронтов импульсов синхронизации.
На четвертом этапе проектируются аппаратные средства, например в виде принципиальных и
структурных схем матричной логики. Спроектированная таблица (рис. 4.10, в) методом аналогии [10]
преобразуется в матричную форму на структурном (рис. 4.11, а) и принципиальном
(рис. 4.11, б) уровнях ПЗУ или ПЛМ средней или большой степени интеграции. Структурная схема
(рис. 4.11, а) цифрового реле реализует программируемый вычислитель CPU на постоянном
запоминающем устройстве ROM для формирования одиночных импульсов FL1, разрядностью
6 × 4. Число адресов соответствует количеству входов схемы и входных столбцов таблицы (рис. 4.10, в),
а выходная шина Q – четырехразрядная по числу выходных столбцов таблицы. Для реализации
обратной связи последовательностной логики одноименные i = 53, разряды адресных входов a
i
и
выходов Q
i
пересылки объединены. Последовательность импульсов функции F защиты формируется на
нулевом разряде Q
0
шины управления, а три младших адреса a
0
– a
2
служат входами синхронизации
трехфазных сигналов А, В, С.
На принципиальной схеме (рис. 4.11, б) точки в узлах матрицы обозначают вентили, подключенные
анодами к столбцам, а катодами к строкам и реализуют функцию F(1) в нормальной дизъюнктивной
форме. Дешифрация адресных входов
50
, aa организована параллельными матрицами И, НЕ-И,
нагруженными последовательно на матрицу ИЛИ для мультиплексирования выходной шины Q. Анализ
схемы методом аналогии синтезирует семейство временных диаграмм (рис. 4.7, б, в, г, и),
эквивалентных физическим мерам (рис. 4.7, б – г, з) технического задания, что доказывает правильность
схемо- и мнеморешений архитектуры цифрового реле защиты.
В отличие от итерационных методов анализа комбинаторных схем методы аналогии и эквивалентов
наглядно и просто, оперативно и экономично организуют прямой алгоритм проектирования
оптимального по нормированным эквивалентам технического решения с открытой архитектурой,
адаптируемой к априорной информации. Это позволяет автоматизировать целенаправленную
последовательность синтеза и анализа упорядоченной архитектуры релейной защиты в
информационную технологию проектирования электрооборудования.
Выводы
Рис. 4.11 Схемы цифрового реле:
# ; #
10 8 6 4 2 0
a
5
a
3
a
4
Q
3
Q
4
Q
5
Q
0
A
B
C
F
)
0
a
1
a
2
Q0
C
A
B
a0
1
2
3
4
5
3
4
5
1
2
3
1
2
3
F
CPU
FL1
ROM
a)
Страницы
- « первая
- ‹ предыдущая
- …
- 48
- 49
- 50
- 51
- 52
- …
- следующая ›
- последняя »
