ВУЗ:
Составители:
47
регистра передатчика, запускает блок управления передачей и в
момент времени S1P1 формирует разрешающий сигнал Посылка. По
этому сигналу на вывод TXD сначала поступает старт-бит, а затем (по
разрешающему сигналу Данные) биты данных. Каждый период
передачи бита равен 16 тактам внутреннего счѐтчика.
Приѐм начинается при обнаружении перехода сигнала на входе
RXD из состояния 1 в состояние 0. Для этого под управлением
внутреннего счѐтчика вход RXD опрашивается 16 раз за период
представления бита. Как только переход из 1 в 0 на входе RXD
обнаружен, в сдвигающий регистр приѐмника загружается код 1FFH,
внутренний счѐтчик по модулю 16 немедленно сбрасывается и
перезапускается для выравнивания его переходов с границами
периодов представления принимаемых бит. Таким образом, каждый
период представления бита делится на 16 периодов внутреннего
счѐтчика. В состояниях 7, 8 и 9 счѐтчика в каждом периоде
представления бита производится опрос сигнала на входе RXD.
Считанное значение принимаемого бита – это то, которое было
получено по меньшей мере дважды из трѐх замеров (мажоритарное
S
D
C
Детектор нуля
...
Сдвигающий
регистр ПЕР
TB8
Буфер приемо-передатчика
8
Внутренняя
шина
Чтение из буфера
1
16
.
.
2
.
.
Детектор
спада
Сдвигающий регистр приѐмника (9 бит)
Детектор бит
P3.0
RXD
16
.
.
&
1
TXD
P3.1
Синхр (фаза 2; 1/2 f
OSC
)
(режим 2)
Переполнение
таймера
(режимы 1 и 3)
SMOD = 1
SMOD = 0
Запись в буфер
Инфор-
мация
Данные
Посылка
TI
RI
Прерывание
Управление ПЕР
Управление ПР
1FFH
Старт
Синхр ПР
Старт
Сдвиг
Рис. 15. Структурная схема UART в режимах 1,2 и 3
Страницы
- « первая
- ‹ предыдущая
- …
- 45
- 46
- 47
- 48
- 49
- …
- следующая ›
- последняя »
