Микропроцессорные системы и программное обеспечение в средствах связи. Гребешков А.Ю. - 148 стр.

UptoLike

ВУЗ: 

ПГУТИ | Самара

Составители: 

Рубрика: 

Микропроцессорные системы и программное обеспечение в средствах связи
148
• двухуровневая система защиты информации, поддерживаемая
возможностью работы в режиме пользователя и в режиме су-
первизора;
• устройство обработки целочисленных данных, совместимое с
устройством обработки MC68030;
• устройство обработки данных с плавающей точкой FPU (только
MC68040);
• два независимых устройства памяти инструкций и памяти дан-
ных (IMU, DMU) для МПр MC68040;
• поддержка виртуальной памяти и
виртуальной машины;
• конвейерная архитектура с высоким уровнем распараллелива-
ния операций;
• поддержка многопроцессорных систем;
• шестнадцать 32-битных регистров общего назначения;
• два указателя стека (главный и указатель прерываний) и де-
сять управляющих регистров специального назначения в ре-
жиме супервизора;
• внутренние кэши инструкций и данных по 4 Кбайт каждый;
• 18
режимов адресации и 7 типов данных.
Перечисленные особенности МПр позволяют обеспечить выпол-
нение МПр операций, соответствующих обработке данных на уровнях
1…3 модели взаимосвязи открытых систем. Рассмотрим далее функ-
циональные блоки CP113с более подробно.
3.3 Архитектура, комплексирование и способы связи ко-
ординационного процессора СР113с
3.3.1 Функциональные блоки BAP и CAP
В основе процессоров BАР
, САР или IOC [31] лежит общий функ-
циональный компонент – подсистема выполнения программ (program 
  Микропроцессорные системы и программное обеспечение в средствах связи

     • двухуровневая система защиты информации, поддерживаемая
       возможностью работы в режиме пользователя и в режиме су-
       первизора;
     • устройство обработки целочисленных данных, совместимое с
       устройством обработки MC68030;
     • устройство обработки данных с плавающей точкой FPU (только
       MC68040);
     • два независимых устройства памяти инструкций и памяти дан-
       ных (IMU, DMU) для МПр MC68040;
     • поддержка виртуальной памяти и виртуальной машины;
     • конвейерная архитектура с высоким уровнем распараллелива-
       ния операций;
     • поддержка многопроцессорных систем;
     • шестнадцать 32-битных регистров общего назначения;
     • два указателя стека (главный и указатель прерываний) и де-
       сять управляющих регистров специального назначения в ре-
       жиме супервизора;
     • внутренние кэши инструкций и данных по 4 Кбайт каждый;
     • 18 режимов адресации и 7 типов данных.
     Перечисленные особенности МПр позволяют обеспечить выпол-
нение МПр операций, соответствующих обработке данных на уровнях
1…3 модели взаимосвязи открытых систем. Рассмотрим далее функ-
циональные блоки CP113с более подробно.


     3.3   Архитектура, комплексирование и способы связи ко-
           ординационного процессора СР113с

     3.3.1 Функциональные блоки BAP и CAP

     В основе процессоров BАР, САР или IOC [31] лежит общий функ-
циональный компонент – подсистема выполнения программ (program
                                   148

Страницы