Цифровые устройства. Губарев Ф.А - 44 стр.

UptoLike

ВУЗ: 

ТПУ | Томск

Составители: 

Рубрика: 

44
Рис. 4.2. Схема исследования полусумматора-полувычитателя
Таблица 4.2
ИМС в схеме на рис. 4.2
Тип ИМС
Обозначение на схеме
КР1533ИЕ7
DD1
К1533ЛП5
DD2
КР1533ЛА3
DD3
Общий 8 7 7
+5 В 16 14 14
Таблица 4.3
Таблица истинности для схемы на рис. 4.2
S
Операция X1
X0
Fs/Fd
Fp/Fb
0
}вычитание
0 0 0 0
0
0 1 1 1
0
1 0 1 0
0
1 1 0 0
1
}сложение
0 0 0 0
1
0 1 1 0
1
1 0 1 0
1
1 1 0 1
Одноразрядный полный сумматор изображен на рис. 4.3. Он имеет
три входа: A и B для двух слагаемых и P
0
для переноса из младшего раз-
ряда, и два выхода: S (сумма) и P (перенос). Функции выхода суммы S и
переноса Р определяются следующим образом:
0 0 0
0 0 0
( ) ( )
S ABP ABP ABP ABP A B P A B P
= + + + = ⊕ + ⊕
,
0
0 0 0 0
( )
= + + + = + ⊕
.

Страницы