Разработка цифровых устройств на ПЛИС. Гурин Е.И - 9 стр.

UptoLike

ВУЗ: 

ПГУ | Пенза

Составители: 

Рубрика: 

9
Рис. 1-5. Окно навигатора проекта после ввода исходного модуля.
Если убрать ненужные комментарии и добавить необходимое
описание, то получится следующий текст:
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity ct1_main is
Port ( clk : in STD_LOGIC;
e : in STD_LOGIC;
q : out STD_LOGIC_VECTOR (3 downto 0));
end ct1_main;
architecture Behavioral of ct1_main is 
    Рис. 1-5. Окно навигатора проекта после ввода исходного модуля.
     Если убрать ненужные комментарии и добавить необходимое
описание, то получится следующий текст:

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity ct1_main is
    Port ( clk : in STD_LOGIC;
           e : in STD_LOGIC;
           q : out STD_LOGIC_VECTOR (3 downto 0));
end ct1_main;

architecture Behavioral of ct1_main is




                                     9

Страницы