Организация вычислительных систем и сетей. Халабия Р.Ф. - 58 стр.

UptoLike

ВУЗ: 

МИРЭА | Москва

Составители: 

Рубрика: 

58
Микроархитектура процессора AMD-K6-2
Рис. 4.16.
Два декодера Short Decoder #1 и Short Decoder #2 работают параллельно и
обрабатывают наиболее часто используемые х86-инструкций — move, shift,
branch, ALU, FPU, а также инструкции из наборов команд ММХ и 3DNow!
Декодеры Short Decoder #1 и Short Decoder #2 обрабатывают только часто
используемые (most commonly-used) х86-инструкций длиной не более семи
байт- Каждый может преобразовать только одну такую х86-инструкцию и
сгенерировать 0 (например, при обработке х
86-инструкций NOP), одну или две
Predecode
Logic
Socket 7
Bus
Interfase
Level-One Cache
Controller
Multiple Instruction
Decoders (x86 to
RISC86)
Branch Logic
8192-Entry BHT
16-Entry BIC
16-Entry Ras
Scheduler Buffer
24 RISC86
Instruction
Control Unit
Store
Unit
Load
Unit
Register X functional Units
Integer/Multimedia/3Dnow!
Register Y Functional Units
Integer/Multimedia/3Dnow!
FPU
Branch
Unit
Store
Unit
32-Kbyte Level-One Instruction Cache
20-Kbyte Predecode Cache
64-Entry ITLB
32-Kbyte Level-One Dual-Port Data Cache
128-Entry DTLB
                           Микроархитектура процессора AMD-K6-2

             Predecode               32-Kbyte Level-One Instruction Cache
               Logic                                                         64-Entry ITLB
                                     20-Kbyte Predecode Cache



                         Level-One Cache              Multiple Instruction    Branch Logic
 Socket 7                   Controller                 Decoders (x86 to      8192-Entry BHT
   Bus                                                     RISC86)            16-Entry BIC
 Interfase                                                                    16-Entry Ras



                                                     Scheduler Buffer           Instruction
                                                       24 RISC86               Control Unit




             Load          Store       Register X functional Units
             Unit          Unit        Integer/Multimedia/3Dnow!

                                            Register Y Functional Units      FPU             Branch
                                            Integer/Multimedia/3Dnow!                         Unit
                           Store
                           Unit




  32-Kbyte Level-One Dual-Port Data Cache
                                                         128-Entry DTLB




                                                  Рис. 4.16.

      Два декодера Short Decoder #1 и Short Decoder #2 работают параллельно и
обрабатывают наиболее часто используемые х86-инструкций — move, shift,
branch, ALU, FPU, а также инструкции из наборов команд ММХ и 3DNow!
Декодеры Short Decoder #1 и Short Decoder #2 обрабатывают только часто
используемые (most commonly-used) х86-инструкций длиной не более семи
байт- Каждый может преобразовать только одну такую х86-инструкцию и
сгенерировать 0 (например, при обработке х86-инструкций NOP), одну или две




                                                   58

Страницы