Организация вычислительных систем и сетей. Халабия Р.Ф. - 60 стр.

UptoLike

ВУЗ: 

МИРЭА | Москва

Составители: 

Рубрика: 

60
Микроархитектура процессора AMD Athlon
System Interfase L2 SRAM
Рис. 4.17.
Integer, MMX- и 3DNow! - инструкции передаются по двум независимым
шинам — Register X Issue Bus и Register Y Issue Bus. При этом блоки Integer X
ALU и MMX ALU (X) подключены только к шине Register X Issue Bus, a Integer
Y ALU и MMX ALU (У) — только к шине Register Y Issue Bus. А вот блоки
MMX/3DNow! Multiplier и 3DNow! ALU подключены сразу к обеим шинам, как
и блок MMX Shifter, функция которого заключается в том, чтобы переключать
блоки MMX/3DNow! Multiplier и 3DNow! ALU между шинами.
2-way, 64 KB Instruction Cache Predecode Cache Branch Predecode Table
Fetch/Decode
Control
3-way x86 Instruction Decorders
Instruction Control Unit
Integer Scheduler FPU Stack Map
IKI AGU
IKI AGU
IKI AGU
FPU Register Rename
FPU Scheduler (36-entry)
Fstore
FADD
MMX
3Dnow!
FMULL
MMX
3Dnow!
Load/Store Queule Unit
2-way 64 KB Data Cache
FPU Register File (88-Entry) 
                        Микроархитектура процессора AMD Athlon

               2-way, 64 KB Instruction Cache       Predecode Cache          Branch Predecode Table




            Fetch/Decode                              3-way x86 Instruction Decorders
               Control




                                                Instruction Control Unit




                 Integer Scheduler                                         FPU Stack Map

                                                                         FPU Register Rename

                                                                     FPU Scheduler (36-entry)
     IKI   AGU          IKI     AGU      IKI       AGU
                                                                   FPU Register File (88-Entry)




                                                                Fstore          FADD           FMULL
                                                                                MMX             MMX
                                                                               3Dnow!          3Dnow!




                                      Load/Store Queule Unit




                                       2-way 64 KB Data Cache


     System Interfase                                                                   L2     SRAM

                                                Рис. 4.17.

     Integer, MMX- и 3DNow! - инструкции передаются по двум независимым
шинам — Register X Issue Bus и Register Y Issue Bus. При этом блоки Integer X
ALU и MMX ALU (X) подключены только к шине Register X Issue Bus, a Integer
Y ALU и MMX ALU (У) — только к шине Register Y Issue Bus. А вот блоки
MMX/3DNow! Multiplier и 3DNow! ALU подключены сразу к обеим шинам, как
и блок MMX Shifter, функция которого заключается в том, чтобы переключать
блоки MMX/3DNow! Multiplier и 3DNow! ALU между шинами.



                                                 60

Страницы