Электроприводы с системами числового программного управления. Иванов А.К - 83 стр.

UptoLike

ВУЗ: 

УлГТУ | Ульяновск

Составители: 

Рубрика: 

82
Запись в данный бит лог. 1 разрешает работу АЦП. Если в данный бит за-
писать лог. 0, то АЦП отключается, даже если он находился в процессе преоб-
разования.
Разряд 6 – ADSC: Запуск преобразования АЦП
В режиме одиночного преобразования установка данного бита иницииру-
ет старт каждого преобразования. В режиме автоматического перезапуска уста-
новкой этого бита инициируется
только первое преобразование, а все осталь-
ные выполняются автоматически. Первое преобразование после разрешения
работы АЦП, инициированное битом ADSC, выполняется по расширенному ал-
горитму и длится 25 тактов синхронизации АЦП вместо обычных 13 тактов.
Это связано с необходимостью инициализации АЦП.
В процессе преобразования при опросе бита ADSC возвращается лог. 1, а
по завершении преобразования – лог. 0. Запись
лог. 0 в данный бит не преду-
смотрено и не оказывает никакого действия.
Разряд 5 – ADFR: Выбор режима автоматического перезапуска АЦП
Если в данный бит записать лог. 1, то АЦП перейдет в режим автоматиче-
ского перезапуска. В этом режиме АЦП автоматически выполняет преобразо-
вания и модифицирует регистры результата преобразования через фиксирован-
ные промежутки времени. Запись
лог. 0 в этот бит прекращает работу в данном
режиме.
Разряд 4 – ADIF: Флаг прерывания АЦП
Данный флаг устанавливается после завершения преобразования АЦП и
обновления регистров данных. Если установлены биты ADIE и I (регистр
SREG), то происходит прерывание по завершении преобразования. Флаг ADIF
сбрасывается аппаратно при переходе на соответствующий вектор прерывания.
Альтернативно флаг ADIF сбрасывается путем записи лог
. 1 в него. При вы-
полнении команды «чтение-модификация-запись» с регистром ADCSRA ожи-
даемое прерывание может быть отключено. Это также распространяется на ис-
пользование инструкций SBI и CBI.
Разряд 3 – ADIE: Разрешение прерывания АЦП
После записи лог. 1 в этот бит, при условии, что установлен бит I в реги-
стре SREG, разрешается прерывание по завершении преобразования АЦП.
Разряды 2:0 – ADPS2:0:
Биты управления предделителем АЦП.
Данные биты определяют соотношение между тактовой частотой ЦПУ и
частотой входной синхронизации АЦП (см. табл. 4.10).
Таблица 4.10
Управление предделителем АЦП
ADPS2 ADPS1 ADPS0 Коэффициент деления
0 0 0 2
0 0 1 2
0 1 0 4

Страницы