Применение языка VHDL при проектировании специализированных СБИС. Ивченко В.Г. - 24 стр.

UptoLike

ВУЗ: 

ТТИ ЮФУ | Таганрог

Составители: 

Рубрика: 

25
Каждый экземпляр компонента представляет часть проекта, которая, с другой стороны, может быть описана
объектом проекта низшего уровня, также состоящим из связанных компонентов. Таким способом может быть
построена иерархия объектов проекта, которая представляет весь проект.
Компонентом может быть один вентиль, микросхема, плата или целая подсистема; иерархия может
представлять структурное разбиение проекта или функциональную декомпозицию.
Основные методы и приемы структурного описания представлены далее на примере простой платы памяти.
Структурная схема платы памяти показана на рис. 1 и 2. На этой схеме на уровне блоков показан массив
памяти, состоящий из восьми 64Кх1 блоков ПЗУ (ROM), присоединенный к гипотетической шине, а также
компонент шинного интерфейса, который обеспечивает временной режим и управление для микросхем памяти
и реализует логику управления шиной.
Соответствующее описание платы памяти на VHDL имеет две части: определение интерфейса между
проектом и внешним миром (объявление проекта) и проект самой платы (тело архитектуры). На рис. 1 показано
объявление объекта для платы памяти. В строке после комментариев разрешается доступ ко всем элементам в
пакете определений, называемом Defs, который создан разработчиком для этого проекта. Этот пакет
располагается в библиотеке проекта с именем Work.
-- интерфейс для платы памяти
use Work.Defs.all; -- Объявления для этого проекта
entity MemoryBoard is
port ( ABus: in address;
DBus: out byte;
MemReq: in wbit;
BusReq: out wbit;
BusAck: in wbit;
DataRdy: out wbit );
constant Board_id: tribit_vector:="110";
end MemoryBoard;
Рис. 1. Объявление интерфейса для платы памяти
Рис. 2. Простая плата памяти
С ключевого слова entity (объект) начинается описание интерфейса между платой памяти и ее окружением.
Разработчик дает этому описанию имя MemoryBoard. После обработки описание будет записано в библиотеку
проекта под этим именем.
В списке портов, следующим за ключевым словом port, приводится описание каждой связи с внешним
миром посредством ее имени (name), вида (mode) и типа (type). Имя создается разработчиком и, подобно всем
идентификаторам, состоит из букв, подчеркиваний и цифр. Идентификатор всегда начинается с буквы. Вид
описывает направление передачи данных через порт - либо входное (in), либо выходное (out). Тип описывает
способ представления информации, проходящей через порт.
ABus MemReq BusReq BusAck DataRdy Dbus
Data
Addr
Bus Interface MR

Страницы