ВУЗ:
Составители:
49
СОДЕРЖАНИЕ
ВВЕДЕНИЕ..................................................................................................................................................................3
1. ОСНОВНЫЕ ЭЛЕМЕНТЫ ЯЗЫКА VHDL...........................................................................................................5
1.1. Первичная абстракция языка VHDL...............................................................................................................5
1.2. Лексические элементы.....................................................................................................................................6
1.2.1. Набор символов.........................................................................................................................................6
1.2.2. Разделители и ограничители ....................................................................................................................6
1.2.3. Идентификаторы.......................................................................................................................................7
1.2.4. Комментарии .............................................................................................................................................7
1.2.5. Литералы....................................................................................................................................................7
1.2.5.1. Абстрактные литералы......................................................................................................................7
1.2.5.2. Символьные литералы.......................................................................................................................8
1.2.5.3. Строковые литералы .........................................................................................................................8
1.2.5.4. Битово-строковые литералы .............................................................................................................8
1.2.6. Зарезервированные слова.........................................................................................................................9
1.2.7. Допустимые замены символов.................................................................................................................9
1.3. Модели данных в VHDL..................................................................................................................................9
1.3.1. Скалярные типы ......................................................................................................................................10
1.3.1.1. Целый тип.........................................................................................................................................10
1.3.1.2. Тип с плавающей точкой ................................................................................................................10
1.3.1.3. Перечислительные типы .................................................................................................................11
1.3.1.4. Подтипы скалярных типов..............................................................................................................12
1.3.1.5. Физические типы .............................................................................................................................12
1.3.1.6. Предопределенные атрибуты скалярных типов............................................................................13
1.3.1.7. Предопределенные функционально-значные атрибуты...............................................................13
1.3.2. Массивы и записи ...................................................................................................................................14
1.3.2.1. Массивы ...........................................................................................................................................14
1.3.2.2. Записи ...............................................................................................................................................18
1.3.3. Ссылочные типы и динамические объекты ..........................................................................................19
1.4. Операции в VHDL ..........................................................................................................................................21
1.5. Операторы управления ..................................................................................................................................21
1.6. Пакеты.............................................................................................................................................................22
1.7. Процессы.........................................................................................................................................................23
1.8. Функции и процедуры....................................................................................................................................23
1.9. Оператор блока...............................................................................................................................................24
2. ВИДЫ ПРЕДСТАВЛЕНИЯ ОПИСАНИЙ ПРОЕКТОВ В VHDL.....................................................................24
2.1. Структурное описание ...................................................................................................................................24
2.2. Потоковое описание.......................................................................................................................................27
2.2.1. Объявление архитектуры для шинного интерфейса ............................................................................29
2.2.2. Разрешенные сигналы.............................................................................................................................30
2.2.3. Шины и регистры....................................................................................................................................32
2.3. Поведенческое описание ...............................................................................................................................34
3. МОДЕЛИРОВАНИЕ В VHDL..............................................................................................................................35
3.1. Временные диаграммы ..................................................................................................................................35
3.2. Формирователи...............................................................................................................................................36
3.3. Модели временной задержки ........................................................................................................................37
3.4. Примеры моделирования в VHDL................................................................................................................38
3.5. Контроль ошибок в VHDL.............................................................................................................................40
4.1. Стандартные подмножества языка VHDL ...................................................................................................41
4.2. Реализации подмножеств VHDL в учебно-промышленных САПР БИС...................................................41
4.2.1. Подмножество VHDL системы синтаксического и семантического контроля VHDL-описаний
“VHDL-анализатор”..........................................................................................................................................41
4.2.2. Подмножество VHDL САПР СБИС Alliance........................................................................................41
4.2.2.1. Потоковое подмножество ...............................................................................................................42
4.2.2.2. Структурное подмножество............................................................................................................44
5. РЕШЕНИЕ ЗАДАЧ ЭТАПОВ РАЗРАБОТКИ БИС С ПРИМЕНЕНИЕМ VHDL ............................................46
5.1. Проектирование..............................................................................................................................................46
5.2. Верификация...................................................................................................................................................46
5.3. Сопровождение и модификация проектов ...................................................................................................46
ЗАКЛЮЧЕНИЕ..........................................................................................................................................................48
ЛИТЕРАТУРА...........................................................................................................................................................48
