ВУЗ:
Составители:
46
5. РЕШЕНИЕ ЗАДАЧ ЭТАПОВ РАЗРАБОТКИ БИС С ПРИМЕНЕНИЕМ VHDL
5.1. Проектирование
Разработку интегральных схем можно выполнять, опираясь на различные уровни абстрактного
представления проекта. Наиболее высокий уровень абстракции можно представить алгоритмическими
выражениями, описывающими логику работы устройства.
Язык VHDL представляет для этих целей развитые средства поведенческого стиля описания. Кроме того,
стандарт IEEE Standard 1076 VHDL позволяет компиляторам, реализующим VHDL, допускать встраивание
описаний различных подпрограмм на языках программирования высокого уровня (Си, Паскаль и др.) в качестве
реализации функций и процедур. В этом стиле удобно разрабатывать описания устройств высокого уровня
сложности (ЭВМ, процессоры, контроллеры различных устройств, арбитры шин, сложные
последовательностные схемы и т.д.).
Потоковый стиль позволяет описывать более простые устройства, такие как сумматоры, мультиплексоры и
т.д.
Описания этих двух стилей, как правило, служат исходным заданием для программ логического синтеза.
Программы генерируют на основе входных данных структурное представление проекта. Таким образом,
подход, основанный на разработке поведенческого и потокового описания, позволяет уделять больше внимания
непосредственно фунции устройства, не останавливаясь на его структуре.
Другой подход основан на непосредственной разработке архитектуры ВС. Подмножество структурного
стиля VHDL обеспечивает разработчика средствами описания архитектурной иерархии проекта. Потоковые или
поведенческие описания компонент могут вводиться на любых иерархических уровнях. Это позволяет
пользоваться библиотечными наборами готовых логических и архитектурных решений. Преимущества данного
подхода заключаются в возможности тщательной "ручной" оптимизации структуры ВС.
Компромиссным и наиболее оптимальным представляется подход, заключающийся в ручной "доводке"
синтезированных проектов. Следует отметить, что непрерывное совершенствование качества выходного кода
компиляторов VHDL, происходящее в настоящее время, позволит получать достаточно качественные крупные
проекты при приемлемых затратах времени.
Немаловажное значение на качество проектирования влияет оптимизация исходного поведенческого или
потокового описания. Так, например, введение неоправданно большого числа дополнительных
(промежуточных) сигналов и переменных способно привести к совершенно неработоспособному проекту.
5.2. Верификация
При проектировании сложных специализированных СБИС верификация играет настолько важную роль, что
большинство маршрутов проектирования содержат операции проверки практически после каждой проектной
процедуры.
Любой стиль описания в VHDL позволяет выполнять моделирование ВС. Оценка значений сигналов, а также
выполнение операторов утверждения (assertion_statement) позволяют судить о наличии ошибок в проекте и
работоспособности устройства. Приведем перечень проверок, которые можно выполнить, используя VHDL
описания ВС:
1) при моделировании исходного описания (любого стиля) в первую очередь выявляются ошибки ввода;
2) при непосредственной "ручной" разработке структурного вида моделирование позволяет выявить
ошибочные и неразведенные связи, ошибки структурной схемы, допущенные разработчиком и т.п.;
3) при моделировании исходного высокоуровневого поведенческого или потокового описания ВС
проверяется на соответствие заданной функции;
4) системы, генерирующие структурное представление схемы на основе ее поведенческого (или потокового)
описания, проверяют соответствие выполняемой функции синтезированного устройства функции исходного
описания;
5) в некоторых САПР проводится сравнение между структурной схемой, полученной экстракцией из
реальной топологии, со структурным описанием, на основе которого была получена топология.
Данные проверки выполняются в САПР специализированных БИС Alliance, при необходимости перечень
может быть расширен.
5.3. Сопровождение и модификация проектов
В настоящее время VHDL используется для работы с ВС всех уровней сложности. Различные этапы проекта
могут выполняться отдельными группами разработчиков. Поведенческое и потоковое описания устройства
могут служить коммерческим результатом проекта. Эти данные после передачи заказчику могут быть
использованы для дальнейшей проработки и структурной конкретизации проекта.
