Micro-Cap в схемотехнике. Касьянов А.Н. - 43 стр.

UptoLike

ВУЗ: 

ТГТУ | Тамбов

Составители: 

Рубрика: 

Полусумматорами называются устройства с двумя входами и двумя выходами, на которых выра-
батываются сигналы суммы двух одноразрядных двоичных чисел и пе-
реноса.
Для синтеза полусумматора воспользуемся таблицей сложения дво-
ичных чисел, на основании которой построим таблицу истинности (табл.
3.5).
На основании таблицы истинности, выписав сумму минтермов, по-
строим переключательные функции в СДНФ для результата сложения S
и переноса С
i+1
и минимизируем их.
.
;
1 iii
iiiiiii
ABC
ABABABS
=
⊕=+=
+
(3.18)
а) б)
в)
Рис. 3.9: а – полусумматор на вентилях в базисе И, ИЛИ,
НЕ; б – использующий
вентиль "Исключающее ИЛИ" и вентиль И; в – временная
диаграмма работы
полусумматора
Полусумматор реализует лишь часть задачи суммирования, так как не учитывает еще одной вход-
ной величины – переноса из соседнего младшего разряда в данных. По этой причине он осуществляет
сложение только в разряде единиц многоразрядного двоичного слова. На рис. 3.9, а показана реализа-
ция характеристического уравнения (3.18), а на рис. 3.9, б используются вентили, реализующие бинар-
ную функцию "Исключающее ИЛИ" и вентиль "И". На рис. 3.9, в представлена временная диаграмма
работы полусумматора.
Одноразрядный двоичный сумматор, его еще называют полным сумматором, состоит из двух
комбинационных схем: одна формирует результат сложения Sum
i
, вторая – бит переноса СY
i
. (см. рис.
3.10).
Одноразрядные полные сумматоры имеют три входа, которые обес-
печивают сложение разрядов слагаемых и разряд переноса из предыдуще-
го разряда по правилу C
i–1
+A
i
.+ B
i
(см. табл. 3.6).
Для полного сумматора минимизированные переключательные функции для S
i
и C
i+1
будут иметь
вид:
3.5 Таблица истинности
полусумматора
B
i
A
i
S
i
С
i+1
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
3.6 Таблица истинности
полного сумматора
С
i-1
А
i
В
i
S
i
С
i+1
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1

Страницы