Micro-Cap в схемотехнике. Касьянов А.Н. - 45 стр.

UptoLike

Составители: 

переносом.
Суммируемые коды поступают на входы сумматора одновременно по всем разрядам. Значение
окончательного переноса формируется специальной схемой, называемой схемой ускоренного переноса.
С целью повышения быстродействия сумматоры в интегральном исполнении изготавливают с малой
разрядностью обрабатываемых слов, чаще всего, четырехразрядными.
a)
б)
Рис. 3.12 а, бсхема и временные диаграммы восьмиразрядного
параллельного сумматора
Схему ускоренного переноса четырехразрядного сумматора можно синтезировать на основе комби-
национной таблицы, в которой в качестве переменных выступают слагаемые и бит переноса. Следова-
тельно, такая таблица должна содержать 2
9
= 512 строк (4 разряда первое слагаемое + 4 разряда второе
слагаемое +1 разряд переноса). В качестве функции выступает бит ускоренного переноса. Составив та-
кую таблицу и получив СДНФ, которую необходимо минимизировать, можно приступить к составле-
нию принципиальной схемы. Читателю предоставляется уникальная возможность самостоятельно спро-
ектировать схему ускоренного переноса. Результат можно сравнить, например, со схемой сумматора, на
МС К555ИМ3 (7483), которая снабжена схемой ускоренного переноса.
В параллельном сумматоре обычно применяются различные способы ускорения переноса (параллель-
ный перенос, групповой и т.п.)
Схема каскадирования сумматоров 74283 с целью получения параллельного восьмиразрядного
сумматора с последовательным переносом и диаграмма его работы приведена на рис. 3.12, а, б).
Вычитатели (subtractor) и компараторы (comparator) – комбинационные устройства, осуществ-
ляющее вычитание и сравнение двоичных чисел (A – B = 0, A = B; A – B > 0, A > B; A – B < 0 A < B) (табл. 3.7
и рис. 3.13).
3.7 Таблица истинности вычитателя:
A C D Br
0 0 0 0
0 1 1 1
1 0 1 0
1 1 0 0
Логические уравнения
полувычитателя:
CAСAСAD == ; CABr = ,
где Ауменьшаемое; Свычитае-
мое; Dразность (от английского
Differenceразность); Вr – заем (от
английского Borrowзаем).