Micro-Cap в схемотехнике. Касьянов А.Н. - 57 стр.

UptoLike

ВУЗ: 

ТГТУ | Тамбов

Составители: 

Рубрика: 

(4.8)
Как видно из табл. 4.6, состояние JK-триггера определяется не только уровнями на информацион-
ных входах J и К, но и состоянием Q
t
, в котором ранее находился JK-триггер. Это дает возможность
строить функциональные схемы JK-триггеров на двухступенчатых RS-триггерах. JK-триггеры могут
быть асинхронными и синхронными. Интегральные JK-триггеры обычно выполняются синхронными.
4.6 Таблица переходов JK-триггера
Q
t
J
t
K
t
Q
(t+l)
Примечание
0 0 0 0 Хранение 0
0 1 0 1 Установка 1
0 0 1 0 Подтверждение 0
0 1 1 1 Инвертирование
1 0 0 1 Хранение 1
1 1 0 1 Подтверждение 1
1 0 1 0 Установка 0
1 1 1 0 Инвертирование
Для получения JK-триггера из двухступенчатого синхронного RS-триггера необходимо ввести об-
ратные связи с выходов двухступенчатого RS-триггера на входы логических элементов его первой сту-
пени.
На рис. 4.11 представлена функциональная схема двухступенчатого JK-триггера, состоящего из
триггера Т
М
(U3, U4) и триггера Т
S
(U8, U9). J и К информационные входы.
а) б)
Рис. 4.11 а – функциональная схема JК-триггера;
б – условное графическое обозначение JK-триггера
Рассмотрим работу JK-триггера. Если J = K = 0, то на выходах элементов И-HE (U1) и И-НЕ (U2)
устанавливается уровень логической 1, триггер T
М
и, следовательно, JK-триггер сохраняют прежнее со-
стояние. Пусть JK-триггер находится в состоянии 0 (Q = 0,
Q
= l).
Тогда при подаче сигналов J = l и С = 1 на выходе элемента И-HE (U1) (рис. 4.11) установится уро-
вень логического 0, который запишет 1 в триггер Т
М
, а после окончания действия синхронизирующего
сигнала
(С = 0) состояние триггера T
М
уровнем логического 0 с выхода элемента И-НЕ (U6) передается в триггер
Тs, т.е. JK-триггер переключается в состояние 1 (Q = l, Q = 0).
Если теперь на JK-триггер подать сигналы K = 1 и С = 1, то с выхода элемента И-HE (U2) логиче-
ский уровень 0 установит триггер T
М
в состояние 0, а после окончания действия синхронизирующего
сигнала (С = 0) – состояние триггера T
М
уровнем логического 0 с выхода элемента И-НЕ (U7)
будет пе-
редано в триггер Тs, т.е. JK-триггер переключается в состояние 0 (Q = 0, Q = l).
Таким образом сочетания сигналов J = l, K = 0 и J = 0, К = 1 дают возможность сигналом C = 1 пе-
реключать JK-триггер в состояние 1 и 0. Нетрудно убедиться в том, что при J = К = 1 и С=1 JK-триггер
изменяет свое состояние на противоположное. Следовательно, при подаче на вход С серии синхронизи-
рующих сигналов (J = K = 1) JK-триггер работает в счетном режиме.
На базе синхронного JK-триггера можно реализовать асинхронный (рис. 4.12, а) и синхронный (рис.
4.12, в) T-триггер, D-триггер (рис. 4.12, б) и синхронный RS-триггер (рис. 4.12, г). Переключения JK-
триггера, представленного в MC, показаны в табл. 4.7.

Страницы