Составители:
(выравнивание справа), но может быть размещен в старших 10-ти разрядах
(выравнивание слева) путем установки бита ADLAR в регистре ADMUX.
Практическая полезность представления результата с выравниванием
слева существует, когда достаточно 8-разрядное разрешение, т.к. в этом
случае необходимо считать
только регистр ADCH. В другом же случае
необходимо первым считать содержимое регистра ADCL, а затем ADCH, чем
гарантируется, что оба байта являются результатом одного и того же
преобразования. Как только выполнено чтение ADCL блокируется доступ к
регистрам данных со стороны АЦП. Это означает, что если считан ADCL и
преобразование завершается перед чтением регистра ADCH, то ни один из
регистров не может модифицироваться и результат преобразования теряется.
После чтения ADCH доступ к регистрам ADCH и ADCL со стороны АЦП
снова разрешается.
Рис.1.8. Структурная схема АЦП
Одиночное преобразование запускается путем записи лог. 1 в бит
запуска преобразования АЦП ADSC. Данный бит остается в высоком
состоянии в процессе преобразования и сбрасывается по завершении
18
Страницы
- « первая
- ‹ предыдущая
- …
- 16
- 17
- 18
- 19
- 20
- …
- следующая ›
- последняя »
