Составители:
20
установлены биты ADIE и I (регистр SREG), то происходит прерывание по
завершении преобразования. Флаг ADIF сбрасывается аппаратно при
переходе на соответствующий вектор прерывания. Альтернативно флаг ADIF
сбрасывается путем записи лог. 1 в него. Обратите внимание, что при
выполнении команды "чтение-модификация-запись" с регистром ADCSRA
ожидаемое прерывание может быть отключено. Данное также
распространяется на использование инструкций SBI и CBI.
Бит ADIE: Разрешение прерывания АЦП. После записи лог. 1 в этот бит, при
условии, что установлен бит I в регистре SREG, разрешается прерывание по
завершении преобразования АЦП.
Биты ADPS2..0: Биты управления предделителем (Prescaler) АЦП. Данные
биты определяют на какое значение будет поделена тактовая частота МК
перед подачей на вход синхронизации АЦП. Значения коэффициентов
деления указаны в таблице 1.3. Если требуется максимальная разрешающая
способность (10 разрядов), то частота синхронизации должна быть в
диапазоне 50…200 кГц. Если достаточно разрешение менее 10 разрядов, но
требуется более высокая частота преобразования, то частота на входе АЦП
может быть установлена свыше 200 кГц.
Таблица 1.3 – Управление предделителем АЦП
ADPS2 ADPS1 ADPS0 Коэффициент деления
0 0 0 2
0 0 1 2
0 1 0 4
0 1 1 8
1 0 0 16
1 0 1 32
1 1 0 64
1 1 1 128
Разряд
7 6 5 4 3 2 1 0
REFS1 REFS0 ADLAR MUX4 MUX3 MUX2 MUX1 MUX0
Чт./зап. Чт./Зп. Чт./Зп. Чт./Зп. Чт./Зп. Чт./Зп. Чт./Зп. Чт./Зп. Чт./Зп.
Рис.1.10. Регистр управления Регистр мультиплексором АЦП – ADMUX
Бит REFS1..0: Биты выбора источника опорного напряжения. Данные биты
определяют, какое напряжение будет использоваться в качестве опорного для
Страницы
- « первая
- ‹ предыдущая
- …
- 18
- 19
- 20
- 21
- 22
- …
- следующая ›
- последняя »
