Составители:
64
Для осуществления режима ПДП контроллер должен выполнить ряд
последовательных операций для передачи данных в этом режиме, называемых
также циклами ПДП:
1. Принять запрос на ПДП от ПУ (DMA Request, DREQ);
2. Сформировать запрос процессору для перехода в режим ПДП (Hold
Request, HRQ).
3. Принять сигнал (Hold Acknowledge, HLDA), подтверждающий переход
процессора в режим ПДП (ШД, ША, ШУ в z-
состояние), т. е. переход в
режим ПДП.
4. Сформировать сигнал (DMA Acknowledge, DACK), сообщающий ПУ о
начале выполнения циклов ПДП.
5. Сформировать на ША адрес ячейки памяти, предназначенной для
обмена.
6. Выработать сигналы чтения из памяти, записи в ПУ (MEMR1
, IOW) и
чтение из ПУ, запись в память (IOR, MEMW), обеспечивающие
управление обменом.
7. По окончании ПДП либо повторить цикл ПДП, изменив адрес, либо
прекратить ПДП, сняв запросы ПДП.
На рисунке показана структурная схема микропроцессорной системы с
контроллером ПДП. На рисунке сигнал MEMR назван MR, а сигнал MEMW –
MW.
Рис. 26. Структурная схема МПС с контроллером ПДП
Циклы ПДП выполняются с последовательно расположенными ячейками
памяти, поэтому КПДП должен иметь счетчик адреса ОЗУ. Число циклов ПДП
определяется специальным счетчиком. Управление обменом осуществляется
специальной логической схемой, формирующей в зависимости от типа обмена
пары управляющих сигналов: MEMR, IOW (циклы чтения) и IOR, MEMW
(циклы записи).
Из изложенного следует, что контроллер ПДП по запросу (DREQ) от
устройства внешней памяти ПУ должен взять на себя управление системными
шинами и выполнять совмещенные циклы чтения или записи до тех пор, пока
Страницы
- « первая
- ‹ предыдущая
- …
- 63
- 64
- 65
- 66
- 67
- …
- следующая ›
- последняя »
