Интерфейсы периферийных устройств. Ключев А.О - 66 стр.

UptoLike

ВУЗ: 

Университет ИТМО | Санкт-Петербург

Составители: 

Рубрика: 

65
содержимое счетчика циклов ПДП не будет равно нулю. После этого,
устройство внешней памяти снимает запрос ПДП (DREQ), что приводит к
снятию соответствующего запроса в процессор (HRQ), и он возобновляет
приостановленную программу.
2.4.2 DMA-контроллеры персонального компьютера
В оригинальной архитектуре IBM PC реализация режима ПДП была
возможна при наличии аппаратного DMA-контроллера – микросхемы Intel 8237.
Эта микросхема могла
управлять четырьмя "каналами", каждый из которых
связан со своим набором регистров DMA. Таким образом, четыре устройства
могли сохранять свою DMA информацию в контроллере одновременно. Более
поздние PC содержали эквивалент двух DMA-контроллеров: второй контроллер
(master) подключен к системному процессору, а первый (slave) подсоединен к
каналу 0 второго контроллера. Сейчас эти чипы являются частью чипсета, на
котором строится
материнская плата, но еще несколько лет назад это были два
раздельных чипа 8237. Оригинальная архитектура PC имела только один DMA
контроллер. Второй был добавлен в архитектуру PC на платформах i286.
Однако второй контроллер был установлен как master, так как он управлял 16-
битовой передачей, в то время как первый контроллер управлял 8-ью битами
передачи и был оставлен для
обратной совместимости.
Интерфейс КПДП 8237:
• HLDA (Hold Acknowledge) – входной сигнал подтверждения
процессором освобождения системной шины (ШД, ША, ШУ в z-
состояние), т. е. переход в режим ПДП.
• DREQ (DMA Request) – запрос на ПДП от ПУ.
• IOR (I/O Read) – входной сигнал управления, который используется
процессором для чтения регистров управления контроллера ПДП, когда
КПДП находится в режиме ожидания (Idle). В
режиме ПДП этот сигнал
является выходным и используется КПДП для чтения данных из ПУ.
• IOW (I/O Write) – входной сигнал управления, который используется
процессором для конфигурирования регистров управления контроллера
ПДП, когда КПДП находится в режиме ожидания (Idle). В режиме ПДП
этот сигнал является выходным и используется КПДП для записи
данных в ПУ.
• HRQ (Hold Request) –
запрос от КПДП процессору на переход в режим
ПДП, т. е. на освобождение системной шины.
• DACK (DMA Acknowledge) – сигнал подтверждения КПДП перехода в
режим ПДП для определенного ПУ (которое прежде послало DREQ).
• MEMR (Memory Read) – сигнал чтения данных из памяти в режиме
ПДП.

Страницы