Схемотехника цифровых ИС. Клюкин В.И - 24 стр.

UptoLike

ВУЗ: 

ВГУ | Воронеж

Составители: 

Рубрика: 

24
T
T
T
D
A
D
B
N
C
p
C
p
C
p
p
A
A
B
B
N
N
T
T
T
S
A
S
B
N
C
p
C
p
p
R
A
R
B
N
C
p
A
A
B
B
N
N
T
T
T
J
A
J
B
N
C
p
C
p
p
K
A
K
B
N
C
p
A
A
B
B
N
N
Рис 3.5. Структурные схемы РС на основе D–, RS– и JK–триггеров
СУРС
РСРС
A
A
A
C
p
C
p
C
p
D
A
J
A
K
A
C
p
N
BB
BB
A
A
A A
N
а)
г) д)
б) в )
00
01
10
11
α
0
0
β
1
α
β
1
β
β
1
1
0
0
0
0
0
0
1
1
1
1
A
n
A
n
A
n+1
A
n+1
B
n
B
n
α
α
ВходВход
D=
A
B J= K
A
B
A
=B
Рис. 3.6. Реализация счетчика- делителя частоты на 4 на основе структуры просто-
го РС
3.4. Схемотехника запоминающих устройств
Запоминающие устройства (ЗУ) делятся на внешние и внутренние. Схемо-
техника внешних ЗУ , обычно выполняемых на магнитных или оптических носи-
телях, выходит за рамки этого пособия.
Внутренние ЗУ , предназначенные для оперативной обработки информа-
ции, иерархически можно представить следующими уровнями: 
                                                24

                         A                           B                             N
             DA T                       DB T                            DN T
                         A                           B                             N
             Cp                         Cp                              Cp
   Cp

                         A                           B                             N
             SA T                       SB T                            SN T
             Cp          A              Cp           B                  Cp         N
             RA                         RB                              RN
   Cp

                         A                           B                             N
             JA T                       JB T                            JN T
             Cp          A              Cp           B                  Cp         N
             KA                         KB                              KN
   Cp


        Рис 3.5. Структурны е схемы РС наоснов е D–, RS– и JK–триггеров

  а)                                       б)   α0            1α   в)          n
                         A         N                                    An+1 A
                                                00            10
                             A                                            Bn 0         1
                                                                            0 α        1
        СУ                        РС
                             Cp                                              1 0       β
                                                01            11        An+1 A
                                                                               n
                         A         N
   Cp                                           0β            β1          Bn 0     1
                                                                            0 0    α
  г)    DA=B                       д)      JA=B KA=B                         1 β       1
             A       B                          A         B
              DA                                JA
   В ход            РС             В ход        KA       РС
              Cp                                Cp
             A       B                          A         B

Рис. 3.6. Реализ
               ац ия счетчика-д елителя частоты на4 наоснов е структуры п росто-
                                      гоРС

                     3.4. С хе мот е хни ка запоми нающ и х у ст ройст в
       Зап оминаю щ ие устройств а(ЗУ ) д елятся нав неш ние и в нутренние. Схемо-
техникав неш них ЗУ , обы чнов ы п олняемы х намагнитны х или оп тических носи-
телях, в ы ход итз
                 арамки этогоп особия.
       В нутренние ЗУ , п ред наз наченны е д ля оп ератив ной обработки информа-
ц ии, иерархически можноп ред став ить след ую щ ими уров нями:

Страницы