Схемотехника интегральных схем. Часть. 1. Цифровые структуры. Клюкин В.И - 30 стр.

UptoLike

ВУЗ: 

ВГУ | Воронеж

Составители: 

Рубрика: 

28
4.2.3. Построить оптимальную схему преобразователя кода N
1
в код N
2
,
обеспечивающую в элементной базе ИС (табл. 4.3):
Таблица 4.3
NN вариантов Код N
1
Код N
2
Ограничения на выходные параметры
1 +4 БК Максимальное быстродействие при P = P
min
2 +2 3 из 5
Минимум транзисторов при практической
реализации
3 БК 3 из 5 P = P
min
при A = A
min
4 Грея 3 из 5 Высокая помехоустойчивость при P = P
min
5 +3 3 из 5 Высокое быстродействие, биполярная технология
6 Айкена 3 из 5 Высокое быстродействие, униполярная технология
7 +4 +2 A = A
min
8 +4 Грея P = P
min
, высокая нагрузочная способность
4.2.4. На основе триггера T
1
выполнить проектирование триггераT
2
, в элементной
базе ИС обеспечивающего (табл. 4.4):
Таблица 4.4
NN вариантов T
1
T
2
Ограничения на выходные параметры
1 T WI Максимальное быстродействие при P = P
min
2 RS
WI
P = P
min
, высокая нагрузочная способность
3 JK WI A = A
min
4 DV
WI
Минимум транзисторов при практической
реализации
5 WI T P = P
min
при A = A
min
6
WI
RS Высокое быстродействие, униполярная технология
7 WI JK Максимальная помехоустойчивость
8
WI
DV Высокое быстродействие, биполярная технология
Примечание. Характеристическое уравнение WI-триггера
QWIIQ
nn
+
=+
1
[]
, а
WI
-триггера -
QWIIQ
nn
+
=+
1
[]
.
4.2.5. Спроектировать оптимальную структурную схему кольцевого счетчика с
последовательностью N, которую отличает (табл. 4.5):
Таблица 4.5.
NN вариантов Последовательность N Ограничения на выходные параметры
1 5,0,2,7,4,6 Минимум транзисторов при реализации
2 5,1,3,4,7,6 P = P
min
при A = A
min
3 5,7,6,4,2,3 P = P
min
, максимальный K
разв
4 5,6,2,0,4,1
ИИ
п
ст
п
ст
=
max
при P = P
min
5 6,0,7,3,2,5
τ
p
= τ
p ьшт
, биполярная технология
6 6,1,7,3,5,2
τ
p
= τ
p ьшт
, униполярная технология
7 6,2,3,5,7,1 A = A
min
8 6,3,2,4,7,0 Максимальное быстродействие при P = P
min
                                            28

      4.2.3. Построить оптимальную схему преобразователя кода N1 в код N2,
обеспечивающую в элементной базе ИС (табл. 4.3):
                                                                         Таблица 4.3
NN вариантов Код N1 Код N2              Ограничения на выходные параметры
      1           +4      БК     Максимальное быстродействие при P = Pmin
                                 Минимум       транзисторов    при    практической
      2           +2     3 из 5
                                 реализации
      3           БК     3 из 5 P = Pmin при A = Amin
      4          Грея    3 из 5 Высокая помехоустойчивость при P = Pmin
      5           +3     3 из 5 Высокое быстродействие, биполярная технология
      6        Айкена    3 из 5 Высокое быстродействие, униполярная технология
      7           +4       +2    A = Amin
      8           +4     Грея    P = Pmin, высокая нагрузочная способность

      4.2.4. На основе триггера T1 выполнить проектирование триггераT2, в элементной
базе ИС обеспечивающего (табл. 4.4):
                                                                           Таблица 4.4
NN вариантов       T1      T2             Ограничения на выходные параметры
      1            T       WI    Максимальное быстродействие при P = Pmin
      2           RS       WI    P = Pmin, высокая нагрузочная способность
      3           JK       WI    A = Amin
                                 Минимум        транзисторов     при    практической
      4           DV       WI    реализации
      5           WI        T    P = Pmin при A = Amin
      6           WI       RS    Высокое быстродействие, униполярная технология
      7           WI       JK    Максимальная помехоустойчивость
      8           WI      DV     Высокое быстродействие, биполярная технология
      Примечание. Характеристическое уравнение WI-триггера Q n +1 = [W I + IQ] n , а
WI -триггера   - Q n +1 = [WI + IQ] n .

      4.2.5. Спроектировать оптимальную структурную схему кольцевого счетчика с
последовательностью N, которую отличает (табл. 4.5):
                                                                          Таблица 4.5.
NN вариантов Последовательность N           Ограничения на выходные параметры
      1               5,0,2,7,4,6      Минимум транзисторов при реализации
      2               5,1,3,4,7,6      P = Pmin при A = Amin
      3               5,7,6,4,2,3      P = Pmin, максимальный Kразв
      4               5,6,2,0,4,1       И пст = И пст max при P = Pmin
      5               6,0,7,3,2,5      τp = τp ьшт, биполярная технология
      6               6,1,7,3,5,2      τp = τp ьшт, униполярная технология
      7               6,2,3,5,7,1      A = Amin
      8               6,3,2,4,7,0      Максимальное быстродействие при P = Pmin

Страницы