Описание проектов СБИС с использованием языка VHDL. Коноплев Б.Г - 17 стр.

UptoLike

Составители:

Рубрика:

завершается, указатель манипулятора “мышь” исчезает, в диалоговом окне

“Input/Output Window” вновь появляется запрос: “Enter two operands separated

by space”, а в строке состояния: “Standart input:”. После этого необходимо вве-

сти новые числа для суммирования и процесс моделирования повторяется в той

же последовательности.

Для выхода из оболочки моделирования служит функция “Quit” основно-

го меню.

Более подробные сведения о демонстрационной версии содержатся в

файле README, находящемся в каталоге DEMO.

3.4. Библиотечные модули и пакеты

В каталоге UMB содержатся библиотечные модули и пакеты, которые мо-

гут быть использованы как составляющие разрабатываемого VHDL-описания

или в качестве наглядных примеров.

4. ПРИМЕР ОПИСАНИЯ ПРОЕКТА НА ЯЗЫКЕ VHDL

4.1. Исходное задание

В качестве примера предлагается описание проекта простого RS-триггера,

построенного на двух элементах 2И-НЕ (рис. 2). Подобная схема может быть

представлена в трех различных стилях VHDL - поведенческом, потоковом и

структурном.

Рис. 2. Схема RS-триггера на элементах 2И-НЕ

Q &