Составители:
разряду сумматора, что выполняется одновременно с подачей уменьшаемого
на второй вход сумматора.
Рис. 2. Структурная схема макета АЛУ
Признаком переполнения разрядной сетки при наличии только одного
знакового разряда в сумматоре может служить несовпадение сигналов
переноса из старшего цифрового и знакового разрядов.
При умножении наиболее часто используется алгоритм умножения, со
сдвигом вправо суммы частичных произведений, начиная с младших
разрядов множителя. Возможность реализации такого алгоритма умножения
и предусматривается лабораторным макетом.
В АУ на основе комбинационного сумматора множимое, множитель и
произведение (сумма частичных произведений) хранятся на отдельных
регистрах. Алгоритм умножения чисел, представленных в прямом коде,
включает в себя следующие шаги:
- анализ младшего разряда множителя и добавление множимого к
сумме частичных произведений при единичном значении
анализируемого разряда;
- сдвиг множителя и суммы частичных произведений вправо;
- определение знака произведения.
5
Страницы
- « первая
- ‹ предыдущая
- …
- 3
- 4
- 5
- 6
- 7
- …
- следующая ›
- последняя »
